static const u8 bit_counts[16] = {
        0, 1, 1, 2, 1, 2, 2, 3, 1, 2, 2, 3, 2, 3, 3, 4
 };
+
 static inline u8 nibble_to_count(u8 nibble)
 {
        return bit_counts[nibble & 0xf];
 {
        return !memcmp(cache->table, vl, VL_ARB_TABLE_SIZE * sizeof(*vl));
 }
+
 /* end functions related to vl arbitration table caching */
 
 static int set_vl_weights(struct hfi1_pportdata *ppd, u32 target,
 
        .stop  = _##name##_seq_stop, \
        .show  = _##name##_seq_show \
 }
+
 #define DEBUGFS_SEQ_FILE_OPEN(name) \
 static int _##name##_open(struct inode *inode, struct file *s) \
 { \
 
        u32 exponent_size;      /* in DWORDs */
        u32 reserved[22];
 };
+
 /* expected field values */
 #define CSS_MODULE_TYPE           0x00000006
 #define CSS_HEADER_LEN    0x000000a1
        FW_FINAL,
        FW_ERR
 };
+
 static enum fw_state fw_state = FW_EMPTY;
 static int fw_err;
 static struct firmware_details fw_8051;
 
                mtu == 1024 || mtu == 2048 ||
                mtu == 4096;
 }
+
 static inline int valid_opa_max_mtu(unsigned int mtu)
 {
        return mtu >= 2048 &&
 
                pcie_set_readrq(dd->pcidev, ep_mrrs);
        }
 }
+
 /* End of PCIe capability tuning */
 
 /*
 
        struct hfi1_devdata *dd;                /* device */
        void __iomem *base_addr;        /* start of PIO memory */
        union pio_shadow_ring *sr;      /* shadow ring */
+
        volatile __le64 *hw_free;       /* HW free counter */
        struct work_struct halt_work;   /* halted context work queue entry */
        unsigned long flags;            /* flags */