static bool dp_active_dongle_validate_timing(
                const struct dc_crtc_timing *timing,
-               const struct dc_dongle_caps *dongle_caps)
+               const struct dpcd_caps *dpcd_caps)
 {
        unsigned int required_pix_clk = timing->pix_clk_khz;
+       const struct dc_dongle_caps *dongle_caps = &dpcd_caps->dongle_caps;
+
+       switch (dpcd_caps->dongle_type) {
+       case DISPLAY_DONGLE_DP_VGA_CONVERTER:
+       case DISPLAY_DONGLE_DP_DVI_CONVERTER:
+       case DISPLAY_DONGLE_DP_DVI_DONGLE:
+               if (timing->pixel_encoding == PIXEL_ENCODING_RGB)
+                       return true;
+               else
+                       return false;
+       default:
+               break;
+       }
 
        if (dongle_caps->dongle_type != DISPLAY_DONGLE_DP_HDMI_CONVERTER ||
                dongle_caps->extendedCapValid == false)
                const struct dc_crtc_timing *timing)
 {
        uint32_t max_pix_clk = stream->sink->dongle_max_pix_clk;
-       struct dc_dongle_caps *dongle_caps = &link->dpcd_caps.dongle_caps;
+       struct dpcd_caps *dpcd_caps = &link->dpcd_caps;
 
        /* A hack to avoid failing any modes for EDID override feature on
         * topology change such as lower quality cable for DP or different dongle
                return DC_EXCEED_DONGLE_CAP;
 
        /* Active Dongle*/
-       if (!dp_active_dongle_validate_timing(timing, dongle_caps))
+       if (!dp_active_dongle_validate_timing(timing, dpcd_caps))
                return DC_EXCEED_DONGLE_CAP;
 
        switch (stream->signal) {