u32 peak_10bit;
 };
 
+enum vpu_version {
+       VPU_VERSION_AR50,
+       VPU_VERSION_AR50_LITE,
+       VPU_VERSION_IRIS1,
+       VPU_VERSION_IRIS2,
+       VPU_VERSION_IRIS2_1,
+};
+
 struct venus_resources {
        u64 dma_mask;
        const struct freq_tbl *freq_tbl;
        const char * const resets[VIDC_RESETS_NUM_MAX];
        unsigned int resets_num;
        enum hfi_version hfi_version;
+       enum vpu_version vpu_version;
        u8 num_vpp_pipes;
        u32 max_load;
        unsigned int vmem_id;
 #define IS_V4(core)    ((core)->res->hfi_version == HFI_VERSION_4XX)
 #define IS_V6(core)    ((core)->res->hfi_version == HFI_VERSION_6XX)
 
+#define IS_AR50(core)          ((core)->res->vpu_version == VPU_VERSION_AR50)
+#define IS_AR50_LITE(core)     ((core)->res->vpu_version == VPU_VERSION_AR50_LITE)
+#define IS_IRIS1(core)         ((core)->res->vpu_version == VPU_VERSION_IRIS1)
+#define IS_IRIS2(core)         ((core)->res->vpu_version == VPU_VERSION_IRIS2)
+#define IS_IRIS2_1(core)       ((core)->res->vpu_version == VPU_VERSION_IRIS2_1)
+
 #define ctrl_to_inst(ctrl)     \
        container_of((ctrl)->handler, struct venus_inst, ctrl_handler)