endif # ARM64
 
+if RISCV
+
+config ARCH_R9A07G043
+       bool "RISC-V Platform support for RZ/Five"
+       select ARCH_RZG2L
+       help
+         This enables support for the Renesas RZ/Five SoC.
+
+endif # RISCV
+
 config RST_RCAR
        bool "Reset Controller support for R-Car" if COMPILE_TEST
 
 
        .name   = "RZ/A2",
 };
 
+static const struct renesas_family fam_rzfive __initconst __maybe_unused = {
+       .name   = "RZ/Five",
+};
+
 static const struct renesas_family fam_rzg1 __initconst __maybe_unused = {
        .name   = "RZ/G1",
        .reg    = 0xff000044,           /* PRR (Product Register) */
        .id     = 0x40,
 };
 
+static const struct renesas_soc soc_rz_five __initconst __maybe_unused = {
+       .family = &fam_rzfive,
+       .id     = 0x847c447,
+};
+
 static const struct renesas_soc soc_rz_g1h __initconst __maybe_unused = {
        .family = &fam_rzg1,
        .id     = 0x45,
        { .compatible = "renesas,r8a779g0",     .data = &soc_rcar_v4h },
 #endif
 #if defined(CONFIG_ARCH_R9A07G043)
+#ifdef CONFIG_RISCV
+       { .compatible = "renesas,r9a07g043",    .data = &soc_rz_five },
+#else
        { .compatible = "renesas,r9a07g043",    .data = &soc_rz_g2ul },
 #endif
+#endif
 #if defined(CONFIG_ARCH_R9A07G044)
        { .compatible = "renesas,r9a07g044",    .data = &soc_rz_g2l },
 #endif