static int r600_cs_track_validate_cb(struct radeon_cs_parser *p, int i)
 {
        struct r600_cs_track *track = p->track;
-       u32 slice_tile_max, size, tmp;
+       u32 slice_tile_max, tmp;
        u32 height, height_align, pitch, pitch_align, depth_align;
        u64 base_offset, base_align;
        struct array_mode_checker array_check;
        /* When resolve is used, the second colorbuffer has always 1 sample. */
        unsigned nsamples = track->is_resolve && i == 1 ? 1 : track->nsamples;
 
-       size = radeon_bo_size(track->cb_color_bo[i]) - track->cb_color_bo_offset[i];
        format = G_0280A0_FORMAT(track->cb_color_info[i]);
        if (!r600_fmt_is_valid_color(format)) {
                dev_warn(p->dev, "%s:%d cb invalid format %d for %d (0x%08X)\n",
 static int r600_cs_track_validate_db(struct radeon_cs_parser *p)
 {
        struct r600_cs_track *track = p->track;
-       u32 nviews, bpe, ntiles, size, slice_tile_max, tmp;
+       u32 nviews, bpe, ntiles, slice_tile_max, tmp;
        u32 height_align, pitch_align, depth_align;
        u32 pitch = 8192;
        u32 height = 8192;
                }
                ib[track->db_depth_size_idx] = S_028000_SLICE_TILE_MAX(tmp - 1) | (track->db_depth_size & 0x3FF);
        } else {
-               size = radeon_bo_size(track->db_bo);
                /* pitch in pixels */
                pitch = (G_028000_PITCH_TILE_MAX(track->db_depth_size) + 1) * 8;
                slice_tile_max = G_028000_SLICE_TILE_MAX(track->db_depth_size) + 1;
 int r600_dma_cs_next_reloc(struct radeon_cs_parser *p,
                           struct radeon_bo_list **cs_reloc)
 {
-       struct radeon_cs_chunk *relocs_chunk;
        unsigned idx;
 
        *cs_reloc = NULL;
                DRM_ERROR("No relocation chunk !\n");
                return -EINVAL;
        }
-       relocs_chunk = p->chunk_relocs;
        idx = p->dma_reloc_idx;
        if (idx >= p->nrelocs) {
                DRM_ERROR("Relocs at %d after relocations chunk end %d !\n",