/* Register the clock. */
        init.name = name;
        init.ops = &cpg_div6_clock_ops;
-       init.flags = CLK_IS_BASIC;
+       init.flags = 0;
        init.parent_names = parent_names;
        init.num_parents = valid_parents;
 
 
 
        init.name = name;
        init.ops = &cpg_mstp_clock_ops;
-       init.flags = CLK_IS_BASIC | CLK_SET_RATE_PARENT;
+       init.flags = CLK_SET_RATE_PARENT;
        /* INTC-SYS is the module clock of the GIC, and must not be disabled */
        if (!strcmp(name, "intc-sys")) {
                pr_debug("MSTP %s setting CLK_IS_CRITICAL\n", name);
 
 
        init.name = desc->name;
        init.ops = &r9a06g032_clk_gate_ops;
-       init.flags = CLK_IS_BASIC | CLK_SET_RATE_PARENT;
+       init.flags = CLK_SET_RATE_PARENT;
        init.parent_names = parent_name ? &parent_name : NULL;
        init.num_parents = parent_name ? 1 : 0;
 
 
        init.name = desc->name;
        init.ops = &r9a06g032_clk_div_ops;
-       init.flags = CLK_IS_BASIC | CLK_SET_RATE_PARENT;
+       init.flags = CLK_SET_RATE_PARENT;
        init.parent_names = parent_name ? &parent_name : NULL;
        init.num_parents = parent_name ? 1 : 0;
 
 
        init.name = desc->name;
        init.ops = &clk_bitselect_ops;
-       init.flags = CLK_IS_BASIC | CLK_SET_RATE_PARENT;
+       init.flags = CLK_SET_RATE_PARENT;
        init.parent_names = names;
        init.num_parents = 2;
 
 
        init.name = desc->name;
        init.ops = &r9a06g032_clk_dualgate_ops;
-       init.flags = CLK_IS_BASIC | CLK_SET_RATE_PARENT;
+       init.flags = CLK_SET_RATE_PARENT;
        init.parent_names = &parent_name;
        init.num_parents = 1;
        g->hw.init = &init;
 
 
        init.name = core->name;
        init.ops = &cpg_sd_clock_ops;
-       init.flags = CLK_IS_BASIC | CLK_SET_RATE_PARENT;
+       init.flags = CLK_SET_RATE_PARENT;
        init.parent_names = &parent_name;
        init.num_parents = 1;
 
 
 
        init.name = mod->name;
        init.ops = &cpg_mstp_clock_ops;
-       init.flags = CLK_IS_BASIC | CLK_SET_RATE_PARENT;
+       init.flags = CLK_SET_RATE_PARENT;
        for (i = 0; i < info->num_crit_mod_clks; i++)
                if (id == info->crit_mod_clks[i]) {
                        dev_dbg(dev, "MSTP %s setting CLK_IS_CRITICAL\n",