CSR_GP_CNTRL_REG_FLAG_HW_RF_KILL_SW);
 }
 
-static inline void __iwl_trans_pcie_set_bits_mask(struct iwl_trans *trans,
-                                                 u32 reg, u32 mask, u32 value)
-{
-       u32 v;
-
-#ifdef CONFIG_IWLWIFI_DEBUG
-       WARN_ON_ONCE(value & ~mask);
-#endif
-
-       v = iwl_read32(trans, reg);
-       v &= ~mask;
-       v |= value;
-       iwl_write32(trans, reg, v);
-}
-
-static inline void __iwl_trans_pcie_clear_bit(struct iwl_trans *trans,
-                                             u32 reg, u32 mask)
-{
-       __iwl_trans_pcie_set_bits_mask(trans, reg, mask, 0);
-}
-
-static inline void __iwl_trans_pcie_set_bit(struct iwl_trans *trans,
-                                           u32 reg, u32 mask)
-{
-       __iwl_trans_pcie_set_bits_mask(trans, reg, mask, mask);
-}
-
 static inline bool iwl_pcie_dbg_on(struct iwl_trans *trans)
 {
        return (trans->dbg.dest_tlv || iwl_trans_dbg_ini_valid(trans));
 
        u32 dl_cfg_reg;
 
        /* Force XTAL ON */
-       __iwl_trans_pcie_set_bit(trans, CSR_GP_CNTRL,
-                                CSR_GP_CNTRL_REG_FLAG_XTAL_ON);
+       iwl_trans_set_bit(trans, CSR_GP_CNTRL,
+                         CSR_GP_CNTRL_REG_FLAG_XTAL_ON);
 
        ret = iwl_trans_pcie_sw_reset(trans, true);
 
 
        if (WARN_ON(ret)) {
                /* Release XTAL ON request */
-               __iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,
-                                          CSR_GP_CNTRL_REG_FLAG_XTAL_ON);
+               iwl_trans_clear_bit(trans, CSR_GP_CNTRL,
+                                   CSR_GP_CNTRL_REG_FLAG_XTAL_ON);
                return;
        }
 
        iwl_clear_bit(trans, CSR_GP_CNTRL, CSR_GP_CNTRL_REG_FLAG_INIT_DONE);
 
        /* Activates XTAL resources monitor */
-       __iwl_trans_pcie_set_bit(trans, CSR_MONITOR_CFG_REG,
-                                CSR_MONITOR_XTAL_RESOURCES);
+       iwl_trans_set_bit(trans, CSR_MONITOR_CFG_REG,
+                         CSR_MONITOR_XTAL_RESOURCES);
 
        /* Release XTAL ON request */
-       __iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,
-                                  CSR_GP_CNTRL_REG_FLAG_XTAL_ON);
+       iwl_trans_clear_bit(trans, CSR_GP_CNTRL,
+                           CSR_GP_CNTRL_REG_FLAG_XTAL_ON);
        udelay(10);
 
        /* Release APMG XTAL */
        }
 
        /* this bit wakes up the NIC */
-       __iwl_trans_pcie_set_bit(trans, CSR_GP_CNTRL, write);
+       iwl_trans_set_bit(trans, CSR_GP_CNTRL, write);
        if (trans->mac_cfg->device_family >= IWL_DEVICE_FAMILY_8000)
                udelay(2);
 
        if (trans_pcie->cmd_hold_nic_awake)
                goto out;
        if (trans->mac_cfg->device_family >= IWL_DEVICE_FAMILY_BZ)
-               __iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,
-                                          CSR_GP_CNTRL_REG_FLAG_BZ_MAC_ACCESS_REQ);
+               iwl_trans_clear_bit(trans, CSR_GP_CNTRL,
+                                   CSR_GP_CNTRL_REG_FLAG_BZ_MAC_ACCESS_REQ);
        else
-               __iwl_trans_pcie_clear_bit(trans, CSR_GP_CNTRL,
-                                          CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
+               iwl_trans_clear_bit(trans, CSR_GP_CNTRL,
+                                   CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
        /*
         * Above we read the CSR_GP_CNTRL register, which will flush
         * any previous writes, but we need the write that clears the
        struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans);
 
        spin_lock_bh(&trans_pcie->reg_lock);
-       __iwl_trans_pcie_set_bits_mask(trans, reg, mask, value);
+       _iwl_trans_set_bits_mask(trans, reg, mask, value);
        spin_unlock_bh(&trans_pcie->reg_lock);
 }
 
 
 
 void iwl_trans_pcie_dump_regs(struct iwl_trans *trans, struct pci_dev *pdev);
 
+static inline void _iwl_trans_set_bits_mask(struct iwl_trans *trans,
+                                           u32 reg, u32 mask, u32 value)
+{
+       u32 v;
+
+#ifdef CONFIG_IWLWIFI_DEBUG
+       WARN_ON_ONCE(value & ~mask);
+#endif
+
+       v = iwl_read32(trans, reg);
+       v &= ~mask;
+       v |= value;
+       iwl_write32(trans, reg, v);
+}
+
+static inline void iwl_trans_clear_bit(struct iwl_trans *trans,
+                                      u32 reg, u32 mask)
+{
+       _iwl_trans_set_bits_mask(trans, reg, mask, 0);
+}
+
+static inline void iwl_trans_set_bit(struct iwl_trans *trans,
+                                    u32 reg, u32 mask)
+{
+       _iwl_trans_set_bits_mask(trans, reg, mask, mask);
+}
+
 #endif /* __iwl_pcie_utils_h__ */