]> www.infradead.org Git - users/mchehab/rasdaemon.git/commitdiff
rasdaemon: bump to version 0.8.3 master v0.8.3
authorMauro Carvalho Chehab <mchehab+huawei@kernel.org>
Mon, 10 Mar 2025 11:00:28 +0000 (12:00 +0100)
committerMauro Carvalho Chehab <mchehab+huawei@kernel.org>
Mon, 10 Mar 2025 11:00:56 +0000 (12:00 +0100)
Signed-off-by: Mauro Carvalho Chehab <mchehab+huawei@kernel.org>
ChangeLog
configure.ac

index 3881df4a7b910aaac7e00f4e64c2dbc8a1d7333a..6a1c0dcbfa705c8c7aeb620d4ec3decd47b18d96 100644 (file)
--- a/ChangeLog
+++ b/ChangeLog
@@ -1,3 +1,35 @@
+2024-03-10      Mauro Carvalho Chehab <mchehab@kernel.org>
+       - Version 0.8.3
+
+        * ras-diskerror-handler: fix checkpatch warnings
+        * ras-diskerror-handler: Use the right dev_t decoding for diskerror handler
+        * rasdaemon: Add new modules supported by HiSilicon common section
+        * rasdaemon: Fix some static check warning
+        * rasdaemon: Fix few compilation warnings in non standard hisilicon code
+        * rasdaemon: Fix some compilation alarms in ras-record.h.
+        * rasdaemon: ras-mc-ctl: Update logging of CXL memory module data to align with CXL spec rev 3.1
+        * rasdaemon: ras-mc-ctl: Update logging of CXL DRAM event data to align with CXL spec rev 3.1
+        * rasdaemon: ras-mc-ctl: Update logging of CXL general media event data to align with CXL spec rev 3.1
+        * rasdaemon: ras-mc-ctl: Update logging of common event data to align with CXL spec rev 3.1
+        * rasdaemon: ras-mc-ctl: Fix logging of memory event type in CXL DRAM error table
+        * rasdaemon: cxl: Update memory module event to CXL spec rev 3.1
+        * rasdaemon: cxl: Update CXL DRAM event to CXL spec rev 3.1
+        * rasdaemon: cxl: Update CXL general media event to CXL spec rev 3.1
+        * rasdaemon: cxl: Add Component Identifier formatting for CXL spec rev 3.1
+        * rasdaemon: cxl: Update common event to CXL spec rev 3.1
+        * rasdaemon: cxl: Add automatic indexing for storing CXL fields in SQLite database
+        * rasdaemon: cxl: Fix mismatch in region field's name with kernel DRAM trace event
+        * rasdaemon: cxl: Fix logging of memory event type of DRAM trace event
+        * rasdaemon: Fix for parsing error when trace event's format file is larger than PAGE_SIZE
+        * rasdaemon: Add page offline support for cxl memory
+        * Add labels for ASRock X370 Taichi
+        * Add labels for ASRock X570 Creator
+        * Add labels for ASRock X570S PG Riptide
+        * rasdaemon: mce: decode io port for bus error
+        * rasdaemon: arm: do not print error msg if field not found
+        * rasdaemon: add DE error type for AMD
+        * rasdaemon: Fix the display format of JaguarMicro vendor no standard errors
+
 2024-07-19      Mauro Carvalho Chehab <mchehab@kernel.org>
        - Version 0.8.2
 
index 74e0c88aa78f4bbcb4fdf4820bbff980b7a89cf3..1cb00b6d8be19a22e5f31bed9a307fc0bed31a16 100644 (file)
@@ -1,6 +1,6 @@
 # SPDX-License-Identifier: GPL-2.0
 
-AC_INIT([RASdaemon],[0.8.2])
+AC_INIT([RASdaemon],[0.8.3])
 AM_SILENT_RULES([yes])
 AC_CANONICAL_TARGET
 AC_CONFIG_MACRO_DIR([m4])