void dw_pcie_setup_rc(struct pcie_port *pp)
 {
-       int i;
        u32 val, ctrl, num_ctrls;
        struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
 
                PCI_COMMAND_MASTER | PCI_COMMAND_SERR;
        dw_pcie_writel_dbi(pci, PCI_COMMAND, val);
 
-       /* Ensure all outbound windows are disabled so there are multiple matches */
-       for (i = 0; i < pci->num_ob_windows; i++)
-               dw_pcie_disable_atu(pci, i, DW_PCIE_REGION_OUTBOUND);
-
        /*
         * If the platform provides its own child bus config accesses, it means
         * the platform uses its own address translation component rather than
         * ATU, so we should not program the ATU here.
         */
        if (pp->bridge->child_ops == &dw_child_pcie_ops) {
-               int atu_idx = 0;
+               int i, atu_idx = 0;
                struct resource_entry *entry;
 
+               /*
+                * Disable all outbound windows to make sure a transaction
+                * can't match multiple windows.
+                */
+               for (i = 0; i < pci->num_ob_windows; i++)
+                       dw_pcie_disable_atu(pci, i, DW_PCIE_REGION_OUTBOUND);
+
                /* Get last memory resource entry */
                resource_list_for_each_entry(entry, &pp->bridge->windows) {
                        if (resource_type(entry->res) != IORESOURCE_MEM)