void msgdma_reset(struct altera_tse_private *priv)
 {
        int counter;
-       struct msgdma_csr *txcsr =
-               (struct msgdma_csr *)priv->tx_dma_csr;
-       struct msgdma_csr *rxcsr =
-               (struct msgdma_csr *)priv->rx_dma_csr;
+       struct msgdma_csr *txcsr = priv->tx_dma_csr;
+       struct msgdma_csr *rxcsr = priv->rx_dma_csr;
 
        /* Reset Rx mSGDMA */
        iowrite32(MSGDMA_CSR_STAT_MASK, &rxcsr->status);
        u32 ready = 0;
        u32 inuse;
        u32 status;
-       struct msgdma_csr *txcsr =
-               (struct msgdma_csr *)priv->tx_dma_csr;
+       struct msgdma_csr *txcsr = priv->tx_dma_csr;
 
        /* Get number of sent descriptors */
        inuse = ioread32(&txcsr->rw_fill_level) & 0xffff;
        u32 rxstatus = 0;
        u32 pktlength;
        u32 pktstatus;
-       struct msgdma_csr *rxcsr =
-               (struct msgdma_csr *)priv->rx_dma_csr;
-       struct msgdma_response *rxresp =
-               (struct msgdma_response *)priv->rx_dma_resp;
+       struct msgdma_csr *rxcsr = priv->rx_dma_csr;
+       struct msgdma_response *rxresp = priv->rx_dma_resp;
 
        if (ioread32(&rxcsr->resp_fill_level) & 0xffff) {
                pktlength = ioread32(&rxresp->bytes_transferred);
 
  */
 void sgdma_reset(struct altera_tse_private *priv)
 {
-       u32 *ptxdescripmem = (u32 *)priv->tx_dma_desc;
+       u32 *ptxdescripmem = priv->tx_dma_desc;
        u32 txdescriplen   = priv->txdescmem;
-       u32 *prxdescripmem = (u32 *)priv->rx_dma_desc;
+       u32 *prxdescripmem = priv->rx_dma_desc;
        u32 rxdescriplen   = priv->rxdescmem;
-       struct sgdma_csr *ptxsgdma = (struct sgdma_csr *)priv->tx_dma_csr;
-       struct sgdma_csr *prxsgdma = (struct sgdma_csr *)priv->rx_dma_csr;
+       struct sgdma_csr *ptxsgdma = priv->tx_dma_csr;
+       struct sgdma_csr *prxsgdma = priv->rx_dma_csr;
 
        /* Initialize descriptor memory to 0 */
        memset(ptxdescripmem, 0, txdescriplen);
 
 void sgdma_enable_rxirq(struct altera_tse_private *priv)
 {
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->rx_dma_csr;
+       struct sgdma_csr *csr = priv->rx_dma_csr;
        priv->rxctrlreg |= SGDMA_CTRLREG_INTEN;
        tse_set_bit(&csr->control, SGDMA_CTRLREG_INTEN);
 }
 
 void sgdma_enable_txirq(struct altera_tse_private *priv)
 {
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->tx_dma_csr;
+       struct sgdma_csr *csr = priv->tx_dma_csr;
        priv->txctrlreg |= SGDMA_CTRLREG_INTEN;
        tse_set_bit(&csr->control, SGDMA_CTRLREG_INTEN);
 }
 
 void sgdma_clear_rxirq(struct altera_tse_private *priv)
 {
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->rx_dma_csr;
+       struct sgdma_csr *csr = priv->rx_dma_csr;
        tse_set_bit(&csr->control, SGDMA_CTRLREG_CLRINT);
 }
 
 void sgdma_clear_txirq(struct altera_tse_private *priv)
 {
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->tx_dma_csr;
+       struct sgdma_csr *csr = priv->tx_dma_csr;
        tse_set_bit(&csr->control, SGDMA_CTRLREG_CLRINT);
 }
 
 int sgdma_tx_buffer(struct altera_tse_private *priv, struct tse_buffer *buffer)
 {
        int pktstx = 0;
-       struct sgdma_descrip *descbase =
-               (struct sgdma_descrip *)priv->tx_dma_desc;
+       struct sgdma_descrip *descbase = priv->tx_dma_desc;
 
        struct sgdma_descrip *cdesc = &descbase[0];
        struct sgdma_descrip *ndesc = &descbase[1];
 u32 sgdma_tx_completions(struct altera_tse_private *priv)
 {
        u32 ready = 0;
-       struct sgdma_descrip *desc = (struct sgdma_descrip *)priv->tx_dma_desc;
+       struct sgdma_descrip *desc = priv->tx_dma_desc;
 
        if (!sgdma_txbusy(priv) &&
            ((desc->control & SGDMA_CONTROL_HW_OWNED) == 0) &&
  */
 u32 sgdma_rx_status(struct altera_tse_private *priv)
 {
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->rx_dma_csr;
-       struct sgdma_descrip *base = (struct sgdma_descrip *)priv->rx_dma_desc;
+       struct sgdma_csr *csr = priv->rx_dma_csr;
+       struct sgdma_descrip *base = priv->rx_dma_desc;
        struct sgdma_descrip *desc = NULL;
        int pktsrx;
        unsigned int rxstatus = 0;
  */
 static int sgdma_async_read(struct altera_tse_private *priv)
 {
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->rx_dma_csr;
-       struct sgdma_descrip *descbase =
-               (struct sgdma_descrip *)priv->rx_dma_desc;
-
+       struct sgdma_csr *csr = priv->rx_dma_csr;
+       struct sgdma_descrip *descbase = priv->rx_dma_desc;
        struct sgdma_descrip *cdesc = &descbase[0];
        struct sgdma_descrip *ndesc = &descbase[1];
 
 static int sgdma_async_write(struct altera_tse_private *priv,
                             struct sgdma_descrip *desc)
 {
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->tx_dma_csr;
+       struct sgdma_csr *csr = priv->tx_dma_csr;
 
        if (sgdma_txbusy(priv))
                return 0;
  */
 static int sgdma_rxbusy(struct altera_tse_private *priv)
 {
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->rx_dma_csr;
+       struct sgdma_csr *csr = priv->rx_dma_csr;
        return ioread32(&csr->status) & SGDMA_STSREG_BUSY;
 }
 
 static int sgdma_txbusy(struct altera_tse_private *priv)
 {
        int delay = 0;
-       struct sgdma_csr *csr = (struct sgdma_csr *)priv->tx_dma_csr;
+       struct sgdma_csr *csr = priv->tx_dma_csr;
 
        /* if DMA is busy, wait for current transactino to finish */
        while ((ioread32(&csr->status) & SGDMA_STSREG_BUSY) && (delay++ < 100))