#define SPRN_PMSR      0x355   /* Power Management Status Reg */
 #define SPRN_PMMAR     0x356   /* Power Management Memory Activity Register */
 #define SPRN_PSSCR     0x357   /* Processor Stop Status and Control Register (ISA 3.0) */
+#define SPRN_PSSCR_PR  0x337   /* PSSCR ISA 3.0, privileged mode access */
 #define SPRN_PMCR      0x374   /* Power Management Control Register */
 
 /* HFSCR and FSCR bit numbers are the same */
 
 #endif
 }
 
+static void dump_300_sprs(void)
+{
+#ifdef CONFIG_PPC64
+       bool hv = mfmsr() & MSR_HV;
+
+       if (!cpu_has_feature(CPU_FTR_ARCH_300))
+               return;
+
+       printf("pidr   = %.16lx  tidr  = %.16lx\n",
+               mfspr(SPRN_PID), mfspr(SPRN_TIDR));
+       printf("asdr   = %.16lx  psscr = %.16lx\n",
+               mfspr(SPRN_ASDR), hv ? mfspr(SPRN_PSSCR)
+                                       : mfspr(SPRN_PSSCR_PR));
+
+       if (!hv)
+               return;
+
+       printf("ptcr   = %.16lx\n",
+               mfspr(SPRN_PTCR));
+#endif
+}
+
 static void dump_one_spr(int spr, bool show_unimplemented)
 {
        unsigned long val;
 
                dump_206_sprs();
                dump_207_sprs();
+               dump_300_sprs();
 
                return;
        }