gk104_grctx_generate_rop_active_fbps(gr);
 
-       nvkm_mask(device, 0x5044b0, 0x8000000, 0x8000000);
+       nvkm_mask(device, 0x5044b0, 0x08000000, 0x08000000);
 
        gf100_gr_wait_idle(gr);
 
 
        ram_wr32(fuc, 0x1373ec, tmp | (v1 << 16));
        ram_mask(fuc, 0x1373f0, (~ram->mode & 3), 0x00000000);
        if (ram->mode == 2) {
-               ram_mask(fuc, 0x1373f4, 0x00000003, 0x000000002);
-               ram_mask(fuc, 0x1373f4, 0x00001100, 0x000000000);
+               ram_mask(fuc, 0x1373f4, 0x00000003, 0x00000002);
+               ram_mask(fuc, 0x1373f4, 0x00001100, 0x00000000);
        } else {
-               ram_mask(fuc, 0x1373f4, 0x00000003, 0x000000001);
-               ram_mask(fuc, 0x1373f4, 0x00010000, 0x000000000);
+               ram_mask(fuc, 0x1373f4, 0x00000003, 0x00000001);
+               ram_mask(fuc, 0x1373f4, 0x00010000, 0x00000000);
        }
        ram_mask(fuc, 0x10f800, 0x00000030, (v0 ^ v1) << 4);
 }
 
 {
        struct nvkm_subdev *subdev = &therm->subdev;
        struct nvkm_device *device = subdev->device;
-       u32 mask = enable ? 0x80000000 : 0x0000000;
+       u32 mask = enable ? 0x80000000 : 0x00000000;
        if      (line == 2) nvkm_mask(device, 0x0010f0, 0x80000000, mask);
        else if (line == 9) nvkm_mask(device, 0x0015f4, 0x80000000, mask);
        else {