/* SGMII PCS register addresses
  */
-#define SGMII_PCS_SCRATCH      0x10
-#define SGMII_PCS_REV          0x11
 #define SGMII_PCS_LINK_TIMER_0 0x12
-#define   SGMII_PCS_LINK_TIMER_REG(x)          (0x12 + (x))
 #define SGMII_PCS_LINK_TIMER_1 0x13
 #define SGMII_PCS_IF_MODE      0x14
 #define   PCS_IF_MODE_SGMII_ENA                BIT(0)
 #define   PCS_IF_MODE_USE_SGMII_AN     BIT(1)
-#define   PCS_IF_MODE_SGMI_SPEED_MASK  GENMASK(3, 2)
-#define   PCS_IF_MODE_SGMI_SPEED_10    (0 << 2)
-#define   PCS_IF_MODE_SGMI_SPEED_100   (1 << 2)
-#define   PCS_IF_MODE_SGMI_SPEED_1000  (2 << 2)
 #define   PCS_IF_MODE_SGMI_HALF_DUPLEX BIT(4)
 #define   PCS_IF_MODE_SGMI_PHY_AN      BIT(5)
-#define SGMII_PCS_DIS_READ_TO  0x15
-#define SGMII_PCS_READ_TO      0x16
 #define SGMII_PCS_SW_RESET_TIMEOUT 100 /* usecs */
 
 struct altera_tse_pcs {