#include <asm/uaccess.h>
 #include <asm/mach-types.h>
 
-#include <mach/at91rm9200_emac.h>
 #include <asm/gpio.h>
 #include <mach/board.h>
 
 #include "at91_ether.h"
+#include "macb.h"
 
 #define DRV_NAME       "at91_ether"
 #define DRV_VERSION    "1.0"
 {
        unsigned long ctl;
 
-       ctl = at91_emac_read(lp, AT91_EMAC_CTL);
-       at91_emac_write(lp, AT91_EMAC_CTL, ctl | AT91_EMAC_MPE);        /* enable management port */
+       ctl = at91_emac_read(lp, MACB_NCR);
+       at91_emac_write(lp, MACB_NCR, ctl | MACB_BIT(MPE));     /* enable management port */
 }
 
 /*
 {
        unsigned long ctl;
 
-       ctl = at91_emac_read(lp, AT91_EMAC_CTL);
-       at91_emac_write(lp, AT91_EMAC_CTL, ctl & ~AT91_EMAC_MPE);       /* disable management port */
+       ctl = at91_emac_read(lp, MACB_NCR);
+       at91_emac_write(lp, MACB_NCR, ctl & ~MACB_BIT(MPE));    /* disable management port */
 }
 
 /*
 {
        unsigned long timeout = jiffies + 2;
 
-       while (!(at91_emac_read(lp, AT91_EMAC_SR) & AT91_EMAC_SR_IDLE)) {
+       while (!(at91_emac_read(lp, MACB_NSR) & MACB_BIT(IDLE))) {
                if (time_after(jiffies, timeout)) {
                        printk("at91_ether: MIO timeout\n");
                        break;
  */
 static void write_phy(struct at91_private *lp, unsigned char phy_addr, unsigned char address, unsigned int value)
 {
-       at91_emac_write(lp, AT91_EMAC_MAN, AT91_EMAC_MAN_802_3 | AT91_EMAC_RW_W
-               | ((phy_addr & 0x1f) << 23) | (address << 18) | (value & AT91_EMAC_DATA));
+       at91_emac_write(lp, MACB_MAN, MACB_BF(SOF, MACB_MAN_SOF) | MACB_BF(CODE, MACB_MAN_CODE)
+                                       | MACB_BF(RW, MACB_MAN_WRITE) | ((phy_addr & 0x1f) << 23)
+                                       | (address << 18) | (value & ((1<<MACB_DATA_SIZE) - 1)));
 
        /* Wait until IDLE bit in Network Status register is cleared */
        at91_phy_wait(lp);
  */
 static void read_phy(struct at91_private *lp, unsigned char phy_addr, unsigned char address, unsigned int *value)
 {
-       at91_emac_write(lp, AT91_EMAC_MAN, AT91_EMAC_MAN_802_3 | AT91_EMAC_RW_R
-               | ((phy_addr & 0x1f) << 23) | (address << 18));
+       at91_emac_write(lp, MACB_MAN, MACB_BF(SOF, MACB_MAN_SOF) | MACB_BF(CODE, MACB_MAN_CODE)
+                                       | MACB_BF(RW, MACB_MAN_READ) | ((phy_addr & 0x1f) << 23)
+                                       | (address << 18));
 
        /* Wait until IDLE bit in Network Status register is cleared */
        at91_phy_wait(lp);
 
-       *value = at91_emac_read(lp, AT91_EMAC_MAN) & AT91_EMAC_DATA;
+       *value = at91_emac_read(lp, MACB_MAN) & ((1<<MACB_DATA_SIZE) - 1);
 }
 
 /* ........................... PHY MANAGEMENT .......................... */
        }
 
        /* Update the MAC */
-       mac_cfg = at91_emac_read(lp, AT91_EMAC_CFG) & ~(AT91_EMAC_SPD | AT91_EMAC_FD);
+       mac_cfg = at91_emac_read(lp, MACB_NCFGR) & ~(MACB_BIT(SPD) | MACB_BIT(FD));
        if (speed == SPEED_100) {
                if (duplex == DUPLEX_FULL)              /* 100 Full Duplex */
-                       mac_cfg |= AT91_EMAC_SPD | AT91_EMAC_FD;
+                       mac_cfg |= MACB_BIT(SPD) | MACB_BIT(FD);
                else                                    /* 100 Half Duplex */
-                       mac_cfg |= AT91_EMAC_SPD;
+                       mac_cfg |= MACB_BIT(SPD);
        } else {
                if (duplex == DUPLEX_FULL)              /* 10 Full Duplex */
-                       mac_cfg |= AT91_EMAC_FD;
+                       mac_cfg |= MACB_BIT(FD);
                else {}                                 /* 10 Half Duplex */
        }
-       at91_emac_write(lp, AT91_EMAC_CFG, mac_cfg);
+       at91_emac_write(lp, MACB_NCFGR, mac_cfg);
 
        if (!silent)
                printk(KERN_INFO "%s: Link now %i-%s\n", dev->name, speed, (duplex == DUPLEX_FULL) ? "FullDuplex" : "HalfDuplex");
        struct at91_private *lp = netdev_priv(dev);
 
        /* Check Specific-Address 1 */
-       if (unpack_mac_address(dev, at91_emac_read(lp, AT91_EMAC_SA1H), at91_emac_read(lp, AT91_EMAC_SA1L)))
+       if (unpack_mac_address(dev, at91_emac_read(lp, MACB_SA1T), at91_emac_read(lp, MACB_SA1B)))
                return;
        /* Check Specific-Address 2 */
-       if (unpack_mac_address(dev, at91_emac_read(lp, AT91_EMAC_SA2H), at91_emac_read(lp, AT91_EMAC_SA2L)))
+       if (unpack_mac_address(dev, at91_emac_read(lp, MACB_SA2T), at91_emac_read(lp, MACB_SA2B)))
                return;
        /* Check Specific-Address 3 */
-       if (unpack_mac_address(dev, at91_emac_read(lp, AT91_EMAC_SA3H), at91_emac_read(lp, AT91_EMAC_SA3L)))
+       if (unpack_mac_address(dev, at91_emac_read(lp, MACB_SA3T), at91_emac_read(lp, MACB_SA3B)))
                return;
        /* Check Specific-Address 4 */
-       if (unpack_mac_address(dev, at91_emac_read(lp, AT91_EMAC_SA4H), at91_emac_read(lp, AT91_EMAC_SA4L)))
+       if (unpack_mac_address(dev, at91_emac_read(lp, MACB_SA4T), at91_emac_read(lp, MACB_SA4B)))
                return;
 
        printk(KERN_ERR "at91_ether: Your bootloader did not configure a MAC address.\n");
 {
        struct at91_private *lp = netdev_priv(dev);
 
-       at91_emac_write(lp, AT91_EMAC_SA1L, (dev->dev_addr[3] << 24) | (dev->dev_addr[2] << 16) | (dev->dev_addr[1] << 8) | (dev->dev_addr[0]));
-       at91_emac_write(lp, AT91_EMAC_SA1H, (dev->dev_addr[5] << 8) | (dev->dev_addr[4]));
+       at91_emac_write(lp, MACB_SA1B, (dev->dev_addr[3] << 24) | (dev->dev_addr[2] << 16)
+                                       | (dev->dev_addr[1] << 8) | (dev->dev_addr[0]));
+       at91_emac_write(lp, MACB_SA1T, (dev->dev_addr[5] << 8) | (dev->dev_addr[4]));
 
-       at91_emac_write(lp, AT91_EMAC_SA2L, 0);
-       at91_emac_write(lp, AT91_EMAC_SA2H, 0);
+       at91_emac_write(lp, MACB_SA2B, 0);
+       at91_emac_write(lp, MACB_SA2T, 0);
 }
 
 /*
                mc_filter[bitnr >> 5] |= 1 << (bitnr & 31);
        }
 
-       at91_emac_write(lp, AT91_EMAC_HSL, mc_filter[0]);
-       at91_emac_write(lp, AT91_EMAC_HSH, mc_filter[1]);
+       at91_emac_write(lp, MACB_HRB, mc_filter[0]);
+       at91_emac_write(lp, MACB_HRT, mc_filter[1]);
 }
 
 /*
        struct at91_private *lp = netdev_priv(dev);
        unsigned long cfg;
 
-       cfg = at91_emac_read(lp, AT91_EMAC_CFG);
+       cfg = at91_emac_read(lp, MACB_NCFGR);
 
        if (dev->flags & IFF_PROMISC)                   /* Enable promiscuous mode */
-               cfg |= AT91_EMAC_CAF;
+               cfg |= MACB_BIT(CAF);
        else if (dev->flags & (~IFF_PROMISC))           /* Disable promiscuous mode */
-               cfg &= ~AT91_EMAC_CAF;
+               cfg &= ~MACB_BIT(CAF);
 
        if (dev->flags & IFF_ALLMULTI) {                /* Enable all multicast mode */
-               at91_emac_write(lp, AT91_EMAC_HSH, -1);
-               at91_emac_write(lp, AT91_EMAC_HSL, -1);
-               cfg |= AT91_EMAC_MTI;
+               at91_emac_write(lp, MACB_HRT, -1);
+               at91_emac_write(lp, MACB_HRB, -1);
+               cfg |= MACB_BIT(NCFGR_MTI);
        } else if (!netdev_mc_empty(dev)) { /* Enable specific multicasts */
                at91ether_sethashtable(dev);
-               cfg |= AT91_EMAC_MTI;
+               cfg |= MACB_BIT(NCFGR_MTI);
        } else if (dev->flags & (~IFF_ALLMULTI)) {      /* Disable all multicast mode */
-               at91_emac_write(lp, AT91_EMAC_HSH, 0);
-               at91_emac_write(lp, AT91_EMAC_HSL, 0);
-               cfg &= ~AT91_EMAC_MTI;
+               at91_emac_write(lp, MACB_HRT, 0);
+               at91_emac_write(lp, MACB_HRB, 0);
+               cfg &= ~MACB_BIT(NCFGR_MTI);
        }
 
-       at91_emac_write(lp, AT91_EMAC_CFG, cfg);
+       at91_emac_write(lp, MACB_NCFGR, cfg);
 }
 
 /* ......................... ETHTOOL SUPPORT ........................... */
        lp->rxBuffIndex = 0;
 
        /* Program address of descriptor list in Rx Buffer Queue register */
-       at91_emac_write(lp, AT91_EMAC_RBQP, (unsigned long) dlist_phys);
+       at91_emac_write(lp, MACB_RBQP, (unsigned long) dlist_phys);
 
        /* Enable Receive and Transmit */
-       ctl = at91_emac_read(lp, AT91_EMAC_CTL);
-       at91_emac_write(lp, AT91_EMAC_CTL, ctl | AT91_EMAC_RE | AT91_EMAC_TE);
+       ctl = at91_emac_read(lp, MACB_NCR);
+       at91_emac_write(lp, MACB_NCR, ctl | MACB_BIT(RE) | MACB_BIT(TE));
 }
 
 /*
        clk_enable(lp->ether_clk);              /* Re-enable Peripheral clock */
 
        /* Clear internal statistics */
-       ctl = at91_emac_read(lp, AT91_EMAC_CTL);
-       at91_emac_write(lp, AT91_EMAC_CTL, ctl | AT91_EMAC_CSR);
+       ctl = at91_emac_read(lp, MACB_NCR);
+       at91_emac_write(lp, MACB_NCR, ctl | MACB_BIT(CLRSTAT));
 
        /* Update the MAC address (incase user has changed it) */
        update_mac_address(dev);
        enable_phyirq(dev);
 
        /* Enable MAC interrupts */
-       at91_emac_write(lp, AT91_EMAC_IER, AT91_EMAC_RCOM | AT91_EMAC_RBNA
-                               | AT91_EMAC_TUND | AT91_EMAC_RTRY | AT91_EMAC_TCOM
-                               | AT91_EMAC_ROVR | AT91_EMAC_ABT);
+       at91_emac_write(lp, MACB_IER, MACB_BIT(RCOMP) | MACB_BIT(RXUBR)
+                               | MACB_BIT(ISR_TUND) | MACB_BIT(ISR_RLE) | MACB_BIT(TCOMP)
+                               | MACB_BIT(ISR_ROVR) | MACB_BIT(HRESP));
 
        /* Determine current link speed */
        spin_lock_irq(&lp->lock);
        unsigned long ctl;
 
        /* Disable Receiver and Transmitter */
-       ctl = at91_emac_read(lp, AT91_EMAC_CTL);
-       at91_emac_write(lp, AT91_EMAC_CTL, ctl & ~(AT91_EMAC_TE | AT91_EMAC_RE));
+       ctl = at91_emac_read(lp, MACB_NCR);
+       at91_emac_write(lp, MACB_NCR, ctl & ~(MACB_BIT(TE) | MACB_BIT(RE)));
 
        /* Disable PHY interrupt */
        disable_phyirq(dev);
 
        /* Disable MAC interrupts */
-       at91_emac_write(lp, AT91_EMAC_IDR, AT91_EMAC_RCOM | AT91_EMAC_RBNA
-                               | AT91_EMAC_TUND | AT91_EMAC_RTRY | AT91_EMAC_TCOM
-                               | AT91_EMAC_ROVR | AT91_EMAC_ABT);
+       at91_emac_write(lp, MACB_IDR, MACB_BIT(RCOMP) | MACB_BIT(RXUBR)
+                               | MACB_BIT(ISR_TUND) | MACB_BIT(ISR_RLE)
+                               | MACB_BIT(TCOMP) | MACB_BIT(ISR_ROVR)
+                               | MACB_BIT(HRESP));
 
        netif_stop_queue(dev);
 
 {
        struct at91_private *lp = netdev_priv(dev);
 
-       if (at91_emac_read(lp, AT91_EMAC_TSR) & AT91_EMAC_TSR_BNQ) {
+       if (at91_emac_read(lp, MACB_TSR) & MACB_BIT(RM9200_BNQ)) {
                netif_stop_queue(dev);
 
                /* Store packet information (to free when Tx completed) */
                dev->stats.tx_bytes += skb->len;
 
                /* Set address of the data in the Transmit Address register */
-               at91_emac_write(lp, AT91_EMAC_TAR, lp->skb_physaddr);
+               at91_emac_write(lp, MACB_TAR, lp->skb_physaddr);
                /* Set length of the packet in the Transmit Control register */
-               at91_emac_write(lp, AT91_EMAC_TCR, skb->len);
+               at91_emac_write(lp, MACB_TCR, skb->len);
 
        } else {
                printk(KERN_ERR "at91_ether.c: at91ether_start_xmit() called, but device is busy!\n");
        int ale, lenerr, seqe, lcol, ecol;
 
        if (netif_running(dev)) {
-               dev->stats.rx_packets += at91_emac_read(lp, AT91_EMAC_OK);      /* Good frames received */
-               ale = at91_emac_read(lp, AT91_EMAC_ALE);
+               dev->stats.rx_packets += at91_emac_read(lp, MACB_FRO);  /* Good frames received */
+               ale = at91_emac_read(lp, MACB_ALE);
                dev->stats.rx_frame_errors += ale;                              /* Alignment errors */
-               lenerr = at91_emac_read(lp, AT91_EMAC_ELR) + at91_emac_read(lp, AT91_EMAC_USF);
+               lenerr = at91_emac_read(lp, MACB_ELE) + at91_emac_read(lp, MACB_USF);
                dev->stats.rx_length_errors += lenerr;                          /* Excessive Length or Undersize Frame error */
-               seqe = at91_emac_read(lp, AT91_EMAC_SEQE);
+               seqe = at91_emac_read(lp, MACB_FCSE);
                dev->stats.rx_crc_errors += seqe;                               /* CRC error */
-               dev->stats.rx_fifo_errors += at91_emac_read(lp, AT91_EMAC_DRFC);/* Receive buffer not available */
+               dev->stats.rx_fifo_errors += at91_emac_read(lp, MACB_RRE);/* Receive buffer not available */
                dev->stats.rx_errors += (ale + lenerr + seqe
-                       + at91_emac_read(lp, AT91_EMAC_CDE) + at91_emac_read(lp, AT91_EMAC_RJB));
+                       + at91_emac_read(lp, MACB_RSE) + at91_emac_read(lp, MACB_RJA));
 
-               dev->stats.tx_packets += at91_emac_read(lp, AT91_EMAC_FRA);     /* Frames successfully transmitted */
-               dev->stats.tx_fifo_errors += at91_emac_read(lp, AT91_EMAC_TUE); /* Transmit FIFO underruns */
-               dev->stats.tx_carrier_errors += at91_emac_read(lp, AT91_EMAC_CSE);      /* Carrier Sense errors */
-               dev->stats.tx_heartbeat_errors += at91_emac_read(lp, AT91_EMAC_SQEE);/* Heartbeat error */
+               dev->stats.tx_packets += at91_emac_read(lp, MACB_FTO);  /* Frames successfully transmitted */
+               dev->stats.tx_fifo_errors += at91_emac_read(lp, MACB_TUND);     /* Transmit FIFO underruns */
+               dev->stats.tx_carrier_errors += at91_emac_read(lp, MACB_CSE);   /* Carrier Sense errors */
+               dev->stats.tx_heartbeat_errors += at91_emac_read(lp, MACB_STE);/* Heartbeat error */
 
-               lcol = at91_emac_read(lp, AT91_EMAC_LCOL);
-               ecol = at91_emac_read(lp, AT91_EMAC_ECOL);
+               lcol = at91_emac_read(lp, MACB_LCOL);
+               ecol = at91_emac_read(lp, MACB_EXCOL);
                dev->stats.tx_window_errors += lcol;                    /* Late collisions */
                dev->stats.tx_aborted_errors += ecol;                   /* 16 collisions */
 
-               dev->stats.collisions += (at91_emac_read(lp, AT91_EMAC_SCOL) + at91_emac_read(lp, AT91_EMAC_MCOL) + lcol + ecol);
+               dev->stats.collisions += (at91_emac_read(lp, MACB_SCF) + at91_emac_read(lp, MACB_MCF) + lcol + ecol);
        }
        return &dev->stats;
 }
 
        /* MAC Interrupt Status register indicates what interrupts are pending.
           It is automatically cleared once read. */
-       intstatus = at91_emac_read(lp, AT91_EMAC_ISR);
+       intstatus = at91_emac_read(lp, MACB_ISR);
 
-       if (intstatus & AT91_EMAC_RCOM)         /* Receive complete */
+       if (intstatus & MACB_BIT(RCOMP))                /* Receive complete */
                at91ether_rx(dev);
 
-       if (intstatus & AT91_EMAC_TCOM) {       /* Transmit complete */
+       if (intstatus & MACB_BIT(TCOMP)) {      /* Transmit complete */
                /* The TCOM bit is set even if the transmission failed. */
-               if (intstatus & (AT91_EMAC_TUND | AT91_EMAC_RTRY))
+               if (intstatus & (MACB_BIT(ISR_TUND) | MACB_BIT(ISR_RLE)))
                        dev->stats.tx_errors += 1;
 
                if (lp->skb) {
        }
 
        /* Work-around for Errata #11 */
-       if (intstatus & AT91_EMAC_RBNA) {
-               ctl = at91_emac_read(lp, AT91_EMAC_CTL);
-               at91_emac_write(lp, AT91_EMAC_CTL, ctl & ~AT91_EMAC_RE);
-               at91_emac_write(lp, AT91_EMAC_CTL, ctl | AT91_EMAC_RE);
+       if (intstatus & MACB_BIT(RXUBR)) {
+               ctl = at91_emac_read(lp, MACB_NCR);
+               at91_emac_write(lp, MACB_NCR, ctl & ~MACB_BIT(RE));
+               at91_emac_write(lp, MACB_NCR, ctl | MACB_BIT(RE));
        }
 
-       if (intstatus & AT91_EMAC_ROVR)
+       if (intstatus & MACB_BIT(ISR_ROVR))
                printk("%s: ROVR error\n", dev->name);
 
        return IRQ_HANDLED;
        get_mac_address(dev);           /* Get ethernet address and store it in dev->dev_addr */
        update_mac_address(dev);        /* Program ethernet address into MAC */
 
-       at91_emac_write(lp, AT91_EMAC_CTL, 0);
+       at91_emac_write(lp, MACB_NCR, 0);
 
        if (board_data->is_rmii)
-               at91_emac_write(lp, AT91_EMAC_CFG, AT91_EMAC_CLK_DIV32 | AT91_EMAC_BIG | AT91_EMAC_RMII);
+               at91_emac_write(lp, MACB_NCFGR, MACB_BF(CLK, MACB_CLK_DIV32) | MACB_BIT(BIG) | MACB_BIT(RM9200_RMII));
        else
-               at91_emac_write(lp, AT91_EMAC_CFG, AT91_EMAC_CLK_DIV32 | AT91_EMAC_BIG);
+               at91_emac_write(lp, MACB_NCFGR, MACB_BF(CLK, MACB_CLK_DIV32) | MACB_BIT(BIG));
 
        /* Detect PHY */
        if (!at91ether_phy_detect(lp)) {
        /* Display ethernet banner */
        printk(KERN_INFO "%s: AT91 ethernet at 0x%08x int=%d %s%s (%pM)\n",
               dev->name, (uint) dev->base_addr, dev->irq,
-              at91_emac_read(lp, AT91_EMAC_CFG) & AT91_EMAC_SPD ? "100-" : "10-",
-              at91_emac_read(lp, AT91_EMAC_CFG) & AT91_EMAC_FD ? "FullDuplex" : "HalfDuplex",
+              at91_emac_read(lp, MACB_NCFGR) & MACB_BIT(SPD) ? "100-" : "10-",
+              at91_emac_read(lp, MACB_NCFGR) & MACB_BIT(FD) ? "FullDuplex" : "HalfDuplex",
               dev->dev_addr);
        if ((lp->phy_type == MII_DM9161_ID) || (lp->phy_type == MII_DM9161A_ID))
                printk(KERN_INFO "%s: Davicom 9161 PHY %s\n", dev->name, (lp->phy_media == PORT_FIBRE) ? "(Fiber)" : "(Copper)");