#define REG_RXINT_RAI_EN               BIT(4)
 
 /* Rx FIFO available byte level */
-#define REG_RXINT_RAL(val)    (((val) << 8) & (GENMASK(11, 8)))
+#define REG_RXINT_RAL(val)    ((val) << 8)
 
 /* Rx Interrupt Status */
 #define SUNXI_IR_RXSTA_REG    0x30
 /* RX FIFO Get Available Counter */
-#define REG_RXSTA_GET_AC(val) (((val) >> 8) & (GENMASK(5, 0)))
+#define REG_RXSTA_GET_AC(val) (((val) >> 8) & (ir->fifo_size * 2 - 1))
 /* Clear all interrupt status value */
 #define REG_RXSTA_CLEARALL    0xff
 
 /* CIR_REG register idle threshold */
 #define REG_CIR_ITHR(val)    (((val) << 8) & (GENMASK(15, 8)))
 
-/* Hardware supported fifo size */
-#define SUNXI_IR_FIFO_SIZE    16
-/* How many messages in FIFO trigger IRQ */
-#define TRIGGER_LEVEL         8
 /* Required frequency for IR0 or IR1 clock in CIR mode */
 #define SUNXI_IR_BASE_CLK     8000000
 /* Frequency after IR internal divider  */
        struct rc_dev   *rc;
        void __iomem    *base;
        int             irq;
+       int             fifo_size;
        struct clk      *clk;
        struct clk      *apb_clk;
        struct reset_control *rst;
        /* clean all pending statuses */
        writel(status | REG_RXSTA_CLEARALL, ir->base + SUNXI_IR_RXSTA_REG);
 
-       if (status & REG_RXINT_RAI_EN) {
+       if (status & (REG_RXINT_RAI_EN | REG_RXINT_RPEI_EN)) {
                /* How many messages in fifo */
                rc  = REG_RXSTA_GET_AC(status);
                /* Sanity check */
-               rc = rc > SUNXI_IR_FIFO_SIZE ? SUNXI_IR_FIFO_SIZE : rc;
+               rc = rc > ir->fifo_size ? ir->fifo_size : rc;
                /* If we have data */
                for (cnt = 0; cnt < rc; cnt++) {
                        /* for each bit in fifo */
        if (!ir)
                return -ENOMEM;
 
+       if (of_device_is_compatible(dn, "allwinner,sun5i-a13-ir"))
+               ir->fifo_size = 64;
+       else
+               ir->fifo_size = 16;
+
        /* Clock */
        ir->apb_clk = devm_clk_get(dev, "apb");
        if (IS_ERR(ir->apb_clk)) {
         * level
         */
        writel(REG_RXINT_ROI_EN | REG_RXINT_RPEI_EN |
-              REG_RXINT_RAI_EN | REG_RXINT_RAL(TRIGGER_LEVEL - 1),
+              REG_RXINT_RAI_EN | REG_RXINT_RAL(ir->fifo_size / 2 - 1),
               ir->base + SUNXI_IR_RXINT_REG);
 
        /* Enable IR Module */
 
 static const struct of_device_id sunxi_ir_match[] = {
        { .compatible = "allwinner,sun4i-a10-ir", },
+       { .compatible = "allwinner,sun5i-a13-ir", },
        {},
 };