val |= EDP_PSR_IDLE_FRAMES(psr_compute_idle_frames(intel_dp));
 
-       val |= EDP_PSR_MAX_SLEEP_TIME(max_sleep_time);
+       if (DISPLAY_VER(dev_priv) < 20)
+               val |= EDP_PSR_MAX_SLEEP_TIME(max_sleep_time);
+
        if (IS_HASWELL(dev_priv))
                val |= EDP_PSR_MIN_LINK_ENTRY_TIME_8_LINES;
 
         */
        mask = EDP_PSR_DEBUG_MASK_MEMUP |
               EDP_PSR_DEBUG_MASK_HPD |
-              EDP_PSR_DEBUG_MASK_LPSP |
-              EDP_PSR_DEBUG_MASK_MAX_SLEEP;
+              EDP_PSR_DEBUG_MASK_LPSP;
+
+       if (DISPLAY_VER(dev_priv) < 20)
+               mask |= EDP_PSR_DEBUG_MASK_MAX_SLEEP;
 
        /*
         * No separate pipe reg write mask on hsw/bdw, so have to unmask all