}
 EXPORT_SYMBOL_GPL(phylink_set_port_modes);
 
+void phylink_set_10g_modes(unsigned long *mask)
+{
+       phylink_set(mask, 10000baseT_Full);
+       phylink_set(mask, 10000baseCR_Full);
+       phylink_set(mask, 10000baseSR_Full);
+       phylink_set(mask, 10000baseLR_Full);
+       phylink_set(mask, 10000baseLRM_Full);
+       phylink_set(mask, 10000baseER_Full);
+}
+EXPORT_SYMBOL_GPL(phylink_set_10g_modes);
+
 static int phylink_is_empty_linkmode(const unsigned long *linkmode)
 {
        __ETHTOOL_DECLARE_LINK_MODE_MASK(tmp) = { 0, };
 
 #define phylink_test(bm, mode) __phylink_do_bit(test_bit, bm, mode)
 
 void phylink_set_port_modes(unsigned long *bits);
+void phylink_set_10g_modes(unsigned long *mask);
 void phylink_helper_basex_speed(struct phylink_link_state *state);
 
 void phylink_mii_c22_pcs_get_state(struct mdio_device *pcs,