struct gpio_chip chip;
        unsigned char io_state[6];
        unsigned char out_state[6];
-       spinlock_t lock;
+       raw_spinlock_t lock;
        unsigned long irq_mask;
        unsigned long flow_mask;
        unsigned base;
        const unsigned mask = BIT(offset % 8);
        unsigned long flags;
 
-       spin_lock_irqsave(&ws16c48gpio->lock, flags);
+       raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
        ws16c48gpio->io_state[port] |= mask;
        ws16c48gpio->out_state[port] &= ~mask;
        outb(ws16c48gpio->out_state[port], ws16c48gpio->base + port);
 
-       spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+       raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 
        return 0;
 }
        const unsigned mask = BIT(offset % 8);
        unsigned long flags;
 
-       spin_lock_irqsave(&ws16c48gpio->lock, flags);
+       raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
        ws16c48gpio->io_state[port] &= ~mask;
        if (value)
                ws16c48gpio->out_state[port] &= ~mask;
        outb(ws16c48gpio->out_state[port], ws16c48gpio->base + port);
 
-       spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+       raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 
        return 0;
 }
        unsigned long flags;
        unsigned port_state;
 
-       spin_lock_irqsave(&ws16c48gpio->lock, flags);
+       raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
        /* ensure that GPIO is set for input */
        if (!(ws16c48gpio->io_state[port] & mask)) {
-               spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+               raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
                return -EINVAL;
        }
 
        port_state = inb(ws16c48gpio->base + port);
 
-       spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+       raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 
        return !!(port_state & mask);
 }
        const unsigned mask = BIT(offset % 8);
        unsigned long flags;
 
-       spin_lock_irqsave(&ws16c48gpio->lock, flags);
+       raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
        /* ensure that GPIO is set for output */
        if (ws16c48gpio->io_state[port] & mask) {
-               spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+               raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
                return;
        }
 
                ws16c48gpio->out_state[port] &= ~mask;
        outb(ws16c48gpio->out_state[port], ws16c48gpio->base + port);
 
-       spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+       raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 }
 
 static void ws16c48_gpio_set_multiple(struct gpio_chip *chip,
                iomask = mask[BIT_WORD(i)] & ~ws16c48gpio->io_state[port];
                bitmask = iomask & bits[BIT_WORD(i)];
 
-               spin_lock_irqsave(&ws16c48gpio->lock, flags);
+               raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
                /* update output state data and set device gpio register */
                ws16c48gpio->out_state[port] &= ~iomask;
                ws16c48gpio->out_state[port] |= bitmask;
                outb(ws16c48gpio->out_state[port], ws16c48gpio->base + port);
 
-               spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+               raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 
                /* prepare for next gpio register set */
                mask[BIT_WORD(i)] >>= gpio_reg_size;
        if (port > 2)
                return;
 
-       spin_lock_irqsave(&ws16c48gpio->lock, flags);
+       raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
        port_state = ws16c48gpio->irq_mask >> (8*port);
 
        outb(port_state | mask, ws16c48gpio->base + 8 + port);
        outb(0xC0, ws16c48gpio->base + 7);
 
-       spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+       raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 }
 
 static void ws16c48_irq_mask(struct irq_data *data)
        if (port > 2)
                return;
 
-       spin_lock_irqsave(&ws16c48gpio->lock, flags);
+       raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
        ws16c48gpio->irq_mask &= ~mask;
 
        outb(ws16c48gpio->irq_mask >> (8*port), ws16c48gpio->base + 8 + port);
        outb(0xC0, ws16c48gpio->base + 7);
 
-       spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+       raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 }
 
 static void ws16c48_irq_unmask(struct irq_data *data)
        if (port > 2)
                return;
 
-       spin_lock_irqsave(&ws16c48gpio->lock, flags);
+       raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
        ws16c48gpio->irq_mask |= mask;
 
        outb(ws16c48gpio->irq_mask >> (8*port), ws16c48gpio->base + 8 + port);
        outb(0xC0, ws16c48gpio->base + 7);
 
-       spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+       raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 }
 
 static int ws16c48_irq_set_type(struct irq_data *data, unsigned flow_type)
        if (port > 2)
                return -EINVAL;
 
-       spin_lock_irqsave(&ws16c48gpio->lock, flags);
+       raw_spin_lock_irqsave(&ws16c48gpio->lock, flags);
 
        switch (flow_type) {
        case IRQ_TYPE_NONE:
                ws16c48gpio->flow_mask &= ~mask;
                break;
        default:
-               spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+               raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
                return -EINVAL;
        }
 
        outb(ws16c48gpio->flow_mask >> (8*port), ws16c48gpio->base + 8 + port);
        outb(0xC0, ws16c48gpio->base + 7);
 
-       spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
+       raw_spin_unlock_irqrestore(&ws16c48gpio->lock, flags);
 
        return 0;
 }
        ws16c48gpio->chip.set_multiple = ws16c48_gpio_set_multiple;
        ws16c48gpio->base = base[id];
 
-       spin_lock_init(&ws16c48gpio->lock);
+       raw_spin_lock_init(&ws16c48gpio->lock);
 
        err = devm_gpiochip_add_data(dev, &ws16c48gpio->chip, ws16c48gpio);
        if (err) {