u32 copy_ring_index;
        } copy;
 
-       int (*set_surface_reg)(struct radeon_device *rdev, int reg,
-                              uint32_t tiling_flags, uint32_t pitch,
-                              uint32_t offset, uint32_t obj_size);
-       void (*clear_surface_reg)(struct radeon_device *rdev, int reg);
+       struct {
+               int (*set_reg)(struct radeon_device *rdev, int reg,
+                                      uint32_t tiling_flags, uint32_t pitch,
+                                      uint32_t offset, uint32_t obj_size);
+               void (*clear_reg)(struct radeon_device *rdev, int reg);
+       } surface;
 
        struct {
                void (*init)(struct radeon_device *rdev);
 #define radeon_get_pcie_lanes(rdev) (rdev)->asic->pm.get_pcie_lanes((rdev))
 #define radeon_set_pcie_lanes(rdev, l) (rdev)->asic->pm.set_pcie_lanes((rdev), (l))
 #define radeon_set_clock_gating(rdev, e) (rdev)->asic->pm.set_clock_gating((rdev), (e))
-#define radeon_set_surface_reg(rdev, r, f, p, o, s) ((rdev)->asic->set_surface_reg((rdev), (r), (f), (p), (o), (s)))
-#define radeon_clear_surface_reg(rdev, r) ((rdev)->asic->clear_surface_reg((rdev), (r)))
+#define radeon_set_surface_reg(rdev, r, f, p, o, s) ((rdev)->asic->surface.set_reg((rdev), (r), (f), (p), (o), (s)))
+#define radeon_clear_surface_reg(rdev, r) ((rdev)->asic->surface.clear_reg((rdev), (r)))
 #define radeon_bandwidth_update(rdev) (rdev)->asic->display.bandwidth_update((rdev))
 #define radeon_hpd_init(rdev) (rdev)->asic->hpd.init((rdev))
 #define radeon_hpd_fini(rdev) (rdev)->asic->hpd.fini((rdev))
 
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &r100_hpd_init,
                .fini = &r100_hpd_fini,
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &r100_hpd_init,
                .fini = &r100_hpd_fini,
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &r100_hpd_init,
                .fini = &r100_hpd_fini,
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &r100_hpd_init,
                .fini = &r100_hpd_fini,
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
-
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &r100_hpd_init,
                .fini = &r100_hpd_fini,
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &r100_hpd_init,
                .fini = &r100_hpd_fini,
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &rs600_hpd_init,
                .fini = &rs600_hpd_fini,
                .copy = &r200_copy_dma,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &rs600_hpd_init,
                .fini = &rs600_hpd_fini,
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &rs600_hpd_init,
                .fini = &rs600_hpd_fini,
                .copy = &r100_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r100_set_surface_reg,
-       .clear_surface_reg = r100_clear_surface_reg,
+       .surface = {
+               .set_reg = r100_set_surface_reg,
+               .clear_reg = r100_clear_surface_reg,
+       },
        .hpd = {
                .init = &rs600_hpd_init,
                .fini = &rs600_hpd_fini,
                .copy = &r600_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r600_set_surface_reg,
-       .clear_surface_reg = r600_clear_surface_reg,
+       .surface = {
+               .set_reg = r600_set_surface_reg,
+               .clear_reg = r600_clear_surface_reg,
+       },
        .hpd = {
                .init = &r600_hpd_init,
                .fini = &r600_hpd_fini,
                .copy = &r600_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r600_set_surface_reg,
-       .clear_surface_reg = r600_clear_surface_reg,
+       .surface = {
+               .set_reg = r600_set_surface_reg,
+               .clear_reg = r600_clear_surface_reg,
+       },
        .hpd = {
                .init = &r600_hpd_init,
                .fini = &r600_hpd_fini,
                .copy = &r600_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r600_set_surface_reg,
-       .clear_surface_reg = r600_clear_surface_reg,
+       .surface = {
+               .set_reg = r600_set_surface_reg,
+               .clear_reg = r600_clear_surface_reg,
+       },
        .hpd = {
                .init = &r600_hpd_init,
                .fini = &r600_hpd_fini,
                .copy = &r600_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r600_set_surface_reg,
-       .clear_surface_reg = r600_clear_surface_reg,
+       .surface = {
+               .set_reg = r600_set_surface_reg,
+               .clear_reg = r600_clear_surface_reg,
+       },
        .hpd = {
                .init = &evergreen_hpd_init,
                .fini = &evergreen_hpd_fini,
                .copy = &r600_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r600_set_surface_reg,
-       .clear_surface_reg = r600_clear_surface_reg,
+       .surface = {
+               .set_reg = r600_set_surface_reg,
+               .clear_reg = r600_clear_surface_reg,
+       },
        .hpd = {
                .init = &evergreen_hpd_init,
                .fini = &evergreen_hpd_fini,
                .copy = &r600_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r600_set_surface_reg,
-       .clear_surface_reg = r600_clear_surface_reg,
+       .surface = {
+               .set_reg = r600_set_surface_reg,
+               .clear_reg = r600_clear_surface_reg,
+       },
        .hpd = {
                .init = &evergreen_hpd_init,
                .fini = &evergreen_hpd_fini,
                .copy = &r600_copy_blit,
                .copy_ring_index = RADEON_RING_TYPE_GFX_INDEX,
        },
-       .set_surface_reg = r600_set_surface_reg,
-       .clear_surface_reg = r600_clear_surface_reg,
+       .surface = {
+               .set_reg = r600_set_surface_reg,
+               .clear_reg = r600_clear_surface_reg,
+       },
        .hpd = {
                .init = &evergreen_hpd_init,
                .fini = &evergreen_hpd_fini,