Rtl819XAGCTAB_Array_Table = RTL8192E_AGCTAB_ARR;
        if (priv->rf_type == RF_1T2R) {
                PHY_REGArrayLen = RTL8192E_PHY_REG_1T2R_ARR_LEN;
-               Rtl819XPHY_REGArray_Table = Rtl819XPHY_REG_1T2RArray;
+               Rtl819XPHY_REGArray_Table = RTL8192E_PHY_REG_1T2R_ARR;
        }
 
        if (ConfigType == BB_CONFIG_PHY_REG) {
 
 
 #define MAX_DOZE_WAITING_TIMES_9x 64
 
-#define Rtl819XPHY_REG_1T2RArray               Rtl8192PciEPHY_REG_1T2RArray
-
 extern u32 rtl819XAGCTAB_Array[];
 
 enum hw90_block {
 
  */
 #include "table.h"
 
-u32 Rtl8192PciEPHY_REG_1T2RArray[RTL8192E_PHY_REG_1T2R_ARR_LEN] = {
+u32 RTL8192E_PHY_REG_1T2R_ARR[RTL8192E_PHY_REG_1T2R_ARR_LEN] = {
        0x800, 0x00000000,
        0x804, 0x00000001,
        0x808, 0x0000fc00,
 
 #include <linux/types.h>
 
 #define RTL8192E_PHY_REG_1T2R_ARR_LEN 296
-extern u32 Rtl8192PciEPHY_REG_1T2RArray[RTL8192E_PHY_REG_1T2R_ARR_LEN];
+extern u32 RTL8192E_PHY_REG_1T2R_ARR[RTL8192E_PHY_REG_1T2R_ARR_LEN];
 #define RTL8192E_RADIO_A_ARR_LEN 246
 extern u32 RTL8192E_RADIO_A_ARR[RTL8192E_RADIO_A_ARR_LEN];
 #define RTL8192E_RADIO_B_ARR_LEN 78