};
 
 #define HNAE3_IS_TX_RING(node) \
-       (((node)->flag & (1 << HNAE3_RING_TYPE_B)) == HNAE3_RING_TYPE_TX)
+       (((node)->flag & 1 << HNAE3_RING_TYPE_B) == HNAE3_RING_TYPE_TX)
 
 /* device specification info from firmware */
 struct hnae3_dev_specs {
 #define hnae3_get_field(origin, mask, shift) (((origin) & (mask)) >> (shift))
 
 #define hnae3_set_bit(origin, shift, val) \
-       hnae3_set_field((origin), (0x1 << (shift)), (shift), (val))
+       hnae3_set_field(origin, 0x1 << (shift), shift, val)
 #define hnae3_get_bit(origin, shift) \
-       hnae3_get_field((origin), (0x1 << (shift)), (shift))
+       hnae3_get_field(origin, 0x1 << (shift), shift)
 
 #define HNAE3_DBG_TM_NODES             "tm_nodes"
 #define HNAE3_DBG_TM_PRI               "tm_priority"
 
 #define CREATE_TRACE_POINTS
 #include "hns3_trace.h"
 
-#define hns3_set_field(origin, shift, val)     ((origin) |= ((val) << (shift)))
+#define hns3_set_field(origin, shift, val)     ((origin) |= (val) << (shift))
 #define hns3_tx_bd_count(S)    DIV_ROUND_UP(S, HNS3_MAX_BD_SIZE)
 
 #define hns3_rl_err(fmt, ...)                                          \
 
 }
 
 #define hns3_read_dev(a, reg) \
-       hns3_read_reg((a)->io_base, (reg))
+       hns3_read_reg((a)->io_base, reg)
 
 static inline bool hns3_nic_resetting(struct net_device *netdev)
 {
 }
 
 #define hns3_write_dev(a, reg, value) \
-       hns3_write_reg((a)->io_base, (reg), (value))
+       hns3_write_reg((a)->io_base, reg, value)
 
 #define ring_to_dev(ring) ((ring)->dev)
 
 
 /* iterator for handling rings in ring group */
 #define hns3_for_each_ring(pos, head) \
-       for (pos = (head).ring; pos; pos = pos->next)
+       for (pos = (head).ring; (pos); pos = (pos)->next)
 
 #define hns3_get_handle(ndev) \
        (((struct hns3_nic_priv *)netdev_priv(ndev))->ae_handle)
 
-#define hns3_gl_usec_to_reg(int_gl) (int_gl >> 1)
+#define hns3_gl_usec_to_reg(int_gl) ((int_gl) >> 1)
 #define hns3_gl_round_down(int_gl) round_down(int_gl, 2)
 
-#define hns3_rl_usec_to_reg(int_rl) (int_rl >> 2)
+#define hns3_rl_usec_to_reg(int_rl) ((int_rl) >> 2)
 #define hns3_rl_round_down(int_rl) round_down(int_rl, 4)
 
 void hns3_ethtool_set_ops(struct net_device *netdev);
 
 }
 
 #define hclge_write_dev(a, reg, value) \
-       hclge_write_reg((a)->io_base, (reg), (value))
+       hclge_write_reg((a)->io_base, reg, value)
 #define hclge_read_dev(a, reg) \
-       hclge_read_reg((a)->io_base, (reg))
+       hclge_read_reg((a)->io_base, reg)
 
 static inline u32 hclge_read_reg(u8 __iomem *base, u32 reg)
 {
 
 #include "hnae3.h"
 
 #define HCLGE_NAME                     "hclge"
-#define HCLGE_STATS_READ(p, offset) (*((u64 *)((u8 *)(p) + (offset))))
+#define HCLGE_STATS_READ(p, offset) (*(u64 *)((u8 *)(p) + (offset)))
 #define HCLGE_MAC_STATS_FIELD_OFF(f) (offsetof(struct hclge_mac_stats, f))
 
 #define HCLGE_BUF_SIZE_UNIT    256U
 
  *     x = (~k) & v
  *     y = (k ^ ~v) & k
  */
-#define calc_x(x, k, v) ((x) = (~(k) & (v)))
+#define calc_x(x, k, v) (x = ~(k) & (v))
 #define calc_y(y, k, v) \
        do { \
                const typeof(k) _k_ = (k); \
 
 
 /* SP or DWRR */
 #define HCLGE_TM_TX_SCHD_DWRR_MSK      BIT(0)
-#define HCLGE_TM_TX_SCHD_SP_MSK                (0xFE)
+#define HCLGE_TM_TX_SCHD_SP_MSK                0xFE
 
 #define HCLGE_ETHER_MAX_RATE   100000
 
                           (HCLGE_TM_SHAP_##string##_MSK), \
                           (HCLGE_TM_SHAP_##string##_LSH), val)
 #define hclge_tm_get_field(src, string) \
-                       hnae3_get_field((src), (HCLGE_TM_SHAP_##string##_MSK), \
-                                      (HCLGE_TM_SHAP_##string##_LSH))
+                       hnae3_get_field((src), HCLGE_TM_SHAP_##string##_MSK, \
+                                       HCLGE_TM_SHAP_##string##_LSH)
 
 int hclge_tm_schd_init(struct hclge_dev *hdev);
 int hclge_tm_vport_map_update(struct hclge_dev *hdev);
 
 }
 
 #define hclgevf_write_dev(a, reg, value) \
-       hclgevf_write_reg((a)->io_base, (reg), (value))
+       hclgevf_write_reg((a)->io_base, reg, value)
 #define hclgevf_read_dev(a, reg) \
-       hclgevf_read_reg((a)->io_base, (reg))
+       hclgevf_read_reg((a)->io_base, reg)
 
 #define HCLGEVF_SEND_SYNC(flag) \
        ((flag) & HCLGEVF_CMD_FLAG_NO_INTR)