#define S2MPS11_BUCK_N_VOLTAGES (S2MPS11_BUCK_VSEL_MASK + 1)
  #define S2MPS11_RAMP_DELAY    25000           /* uV/us */
  
 +
 +#define S2MPS11_BUCK2_RAMP_SHIFT      6
 +#define S2MPS11_BUCK34_RAMP_SHIFT     4
 +#define S2MPS11_BUCK5_RAMP_SHIFT      6
 +#define S2MPS11_BUCK16_RAMP_SHIFT     4
 +#define S2MPS11_BUCK7810_RAMP_SHIFT   2
 +#define S2MPS11_BUCK9_RAMP_SHIFT      0
 +#define S2MPS11_BUCK2_RAMP_EN_SHIFT   3
 +#define S2MPS11_BUCK3_RAMP_EN_SHIFT   2
 +#define S2MPS11_BUCK4_RAMP_EN_SHIFT   1
 +#define S2MPS11_BUCK6_RAMP_EN_SHIFT   0
  #define S2MPS11_PMIC_EN_SHIFT 6
- #define S2MPS11_REGULATOR_MAX (S2MPS11_REG_MAX - 3)
  
  #endif /*  __LINUX_MFD_S2MPS11_H */
 
  #define CNTRLREG_8WIRE                CNTRLREG_AFE_CTRL(3)
  #define CNTRLREG_TSCENB               BIT(7)
  
 +/* FIFO READ Register */
 +#define FIFOREAD_DATA_MASK (0xfff << 0)
 +#define FIFOREAD_CHNLID_MASK (0xf << 16)
 +
 +/* Sequencer Status */
 +#define SEQ_STATUS BIT(5)
 +
  #define ADC_CLK                       3000000
- #define       MAX_CLK_DIV             7
  #define TOTAL_STEPS           16
  #define TOTAL_CHANNELS                8