const char *eeh_pe_loc_get(struct eeh_pe *pe);
 struct pci_bus *eeh_pe_bus_get(struct eeh_pe *pe);
 
-void *eeh_dev_init(struct pci_dn *pdn, void *data);
+struct eeh_dev *eeh_dev_init(struct pci_dn *pdn);
 void eeh_dev_phb_init_dynamic(struct pci_controller *phb);
 int eeh_init(void);
 int __init eeh_ops_register(struct eeh_ops *ops);
 
 void *traverse_pci_dn(struct pci_dn *root,
                      void *(*fn)(struct pci_dn *, void *),
                      void *data);
-
-extern void pci_devs_phb_init(void);
 extern void pci_devs_phb_init_dynamic(struct pci_controller *phb);
 
 /* From rtas_pci.h */
 
 /**
  * eeh_dev_init - Create EEH device according to OF node
  * @pdn: PCI device node
- * @data: PHB
  *
  * It will create EEH device according to the given OF node. The function
  * might be called by PCI emunation, DR, PHB hotplug.
  */
-void *eeh_dev_init(struct pci_dn *pdn, void *data)
+struct eeh_dev *eeh_dev_init(struct pci_dn *pdn)
 {
-       struct pci_controller *phb = data;
+       struct pci_controller *phb = pdn->phb;
        struct eeh_dev *edev;
 
        /* Allocate EEH device */
        INIT_LIST_HEAD(&edev->list);
        INIT_LIST_HEAD(&edev->rmv_list);
 
-       return NULL;
+       return edev;
 }
 
 /**
  */
 void eeh_dev_phb_init_dynamic(struct pci_controller *phb)
 {
-       struct pci_dn *root = phb->pci_data;
-
        /* EEH PE for PHB */
        eeh_phb_pe_create(phb);
-
-       /* EEH device for PHB */
-       eeh_dev_init(root, phb);
-
-       /* EEH devices for children OF nodes */
-       traverse_pci_dn(root, eeh_dev_init, phb);
 }
 
 /**
        list_for_each_entry_safe(phb, tmp, &hose_list, list_node)
                eeh_dev_phb_init_dynamic(phb);
 
-       pr_info("EEH: devices created\n");
-
        return 0;
 }
 
 
 
 #ifdef CONFIG_EEH
                /* Create the EEH device for the VF */
-               eeh_dev_init(pdn, pci_bus_to_host(pdev->bus));
-               edev = pdn_to_eeh_dev(pdn);
+               edev = eeh_dev_init(pdn);
                BUG_ON(!edev);
                edev->physfn = pdev;
 #endif /* CONFIG_EEH */
        const __be32 *regs;
        struct device_node *parent;
        struct pci_dn *pdn;
+#ifdef CONFIG_EEH
+       struct eeh_dev *edev;
+#endif
 
-       pdn = zalloc_maybe_bootmem(sizeof(*pdn), GFP_KERNEL);
+       pdn = kzalloc(sizeof(*pdn), GFP_KERNEL);
        if (pdn == NULL)
                return NULL;
        dn->data = pdn;
        /* Extended config space */
        pdn->pci_ext_config_space = (type && of_read_number(type, 1) == 1);
 
+       /* Create EEH device */
+#ifdef CONFIG_EEH
+       edev = eeh_dev_init(pdn);
+       if (!edev) {
+               kfree(pdn);
+               return NULL;
+       }
+#endif
+
        /* Attach to parent node */
        INIT_LIST_HEAD(&pdn->child_list);
        INIT_LIST_HEAD(&pdn->list);
  * pci device found underneath.  This routine runs once,
  * early in the boot sequence.
  */
-void __init pci_devs_phb_init(void)
+static int __init pci_devs_phb_init(void)
 {
        struct pci_controller *phb, *tmp;
 
        /* This must be done first so the device nodes have valid pci info! */
        list_for_each_entry_safe(phb, tmp, &hose_list, list_node)
                pci_devs_phb_init_dynamic(phb);
+
+       return 0;
 }
 
+core_initcall(pci_devs_phb_init);
+
 static void pci_dev_pdn_setup(struct pci_dev *pdev)
 {
        struct pci_dn *pdn;
 
        DBG(" <- maple_pci_irq_fixup\n");
 }
 
+static int maple_pci_root_bridge_prepare(struct pci_host_bridge *bridge)
+{
+       struct pci_controller *hose = pci_bus_to_host(bridge->bus);
+       struct device_node *np, *child;
+
+       if (hose != u3_agp)
+               return 0;
+
+       /* Fixup the PCI<->OF mapping for U3 AGP due to bus renumbering. We
+        * assume there is no P2P bridge on the AGP bus, which should be a
+        * safe assumptions hopefully.
+        */
+       np = hose->dn;
+       PCI_DN(np)->busno = 0xf0;
+       for_each_child_of_node(np, child)
+               PCI_DN(child)->busno = 0xf0;
+
+       return 0;
+}
+
 void __init maple_pci_init(void)
 {
        struct device_node *np, *root;
        if (ht && maple_add_bridge(ht) != 0)
                of_node_put(ht);
 
-       /* Setup the linkage between OF nodes and PHBs */ 
-       pci_devs_phb_init();
-
-       /* Fixup the PCI<->OF mapping for U3 AGP due to bus renumbering. We
-        * assume there is no P2P bridge on the AGP bus, which should be a
-        * safe assumptions hopefully.
-        */
-       if (u3_agp) {
-               struct device_node *np = u3_agp->dn;
-               PCI_DN(np)->busno = 0xf0;
-               for (np = np->child; np; np = np->sibling)
-                       PCI_DN(np)->busno = 0xf0;
-       }
+       ppc_md.pcibios_root_bridge_prepare = maple_pci_root_bridge_prepare;
 
        /* Tell pci.c to not change any resource allocations.  */
        pci_add_flags(PCI_PROBE_ONLY);
 
                        of_node_get(np);
 
        of_node_put(root);
-
-       /* Setup the linkage between OF nodes and PHBs */
-       pci_devs_phb_init();
 }
 
 void __iomem *pasemi_pci_getcfgaddr(struct pci_dev *dev, int offset)
 
 #endif /* CONFIG_PPC32 */
 }
 
+#ifdef CONFIG_PPC64
+static int pmac_pci_root_bridge_prepare(struct pci_host_bridge *bridge)
+{
+       struct pci_controller *hose = pci_bus_to_host(bridge->bus);
+       struct device_node *np, *child;
+
+       if (hose != u3_agp)
+               return 0;
+
+       /* Fixup the PCI<->OF mapping for U3 AGP due to bus renumbering. We
+        * assume there is no P2P bridge on the AGP bus, which should be a
+        * safe assumptions for now. We should do something better in the
+        * future though
+        */
+       np = hose->dn;
+       PCI_DN(np)->busno = 0xf0;
+       for_each_child_of_node(np, child)
+               PCI_DN(child)->busno = 0xf0;
+
+       return 0;
+}
+#endif /* CONFIG_PPC64 */
+
 void __init pmac_pci_init(void)
 {
        struct device_node *np, *root;
        if (ht && pmac_add_bridge(ht) != 0)
                of_node_put(ht);
 
-       /* Setup the linkage between OF nodes and PHBs */
-       pci_devs_phb_init();
-
-       /* Fixup the PCI<->OF mapping for U3 AGP due to bus renumbering. We
-        * assume there is no P2P bridge on the AGP bus, which should be a
-        * safe assumptions for now. We should do something better in the
-        * future though
-        */
-       if (u3_agp) {
-               struct device_node *np = u3_agp->dn;
-               PCI_DN(np)->busno = 0xf0;
-               for (np = np->child; np; np = np->sibling)
-                       PCI_DN(np)->busno = 0xf0;
-       }
+       ppc_md.pcibios_root_bridge_prepare = pmac_pci_root_bridge_prepare;
        /* pmac_check_ht_link(); */
 
 #else /* CONFIG_PPC64 */
 
        for_each_compatible_node(np, NULL, "ibm,ioda2-npu-phb")
                pnv_pci_init_npu_phb(np);
 
-       /* Setup the linkage between OF nodes and PHBs */
-       pci_devs_phb_init();
-
        /* Configure IOMMU DMA hooks */
        set_pci_dma_ops(&dma_iommu_ops);
 }
 
        case OF_RECONFIG_ATTACH_NODE:
                parent = of_get_parent(np);
                pdn = parent ? PCI_DN(parent) : NULL;
-               if (pdn) {
-                       /* Create pdn and EEH device */
+               if (pdn)
                        pci_add_device_node_info(pdn->phb, np);
-                       eeh_dev_init(PCI_DN(np), pdn->phb);
-               }
 
                of_node_put(parent);
                break;
        }
 
        of_node_put(root);
-       pci_devs_phb_init();
 
        /*
         * PCI_PROBE_ONLY and PCI_REASSIGN_ALL_BUS can be set via properties