static void rt2800_init_rfcsr_3572(struct rt2x00_dev *rt2x00dev)
 {
+       u8 rfcsr;
+       u32 reg;
+
        rt2800_rf_init_calibration(rt2x00dev, 30);
 
        rt2800_rfcsr_write(rt2x00dev, 0, 0x70);
        rt2800_rfcsr_write(rt2x00dev, 29, 0x9b);
        rt2800_rfcsr_write(rt2x00dev, 30, 0x09);
        rt2800_rfcsr_write(rt2x00dev, 31, 0x10);
+
+       rt2800_rfcsr_read(rt2x00dev, 6, &rfcsr);
+       rt2x00_set_field8(&rfcsr, RFCSR6_R2, 1);
+       rt2800_rfcsr_write(rt2x00dev, 6, rfcsr);
+
+       rt2800_register_read(rt2x00dev, LDO_CFG0, ®);
+       rt2x00_set_field32(®, LDO_CFG0_LDO_CORE_VLEVEL, 3);
+       rt2x00_set_field32(®, LDO_CFG0_BGSEL, 1);
+       rt2800_register_write(rt2x00dev, LDO_CFG0, reg);
+       msleep(1);
+       rt2800_register_read(rt2x00dev, LDO_CFG0, ®);
+       rt2x00_set_field32(®, LDO_CFG0_LDO_CORE_VLEVEL, 0);
+       rt2x00_set_field32(®, LDO_CFG0_BGSEL, 1);
+       rt2800_register_write(rt2x00dev, LDO_CFG0, reg);
 }
 
 static void rt2800_init_rfcsr_5390(struct rt2x00_dev *rt2x00dev)
                return 0;
        }
 
-
-       if (rt2x00_rt(rt2x00dev, RT3572)) {
-               rt2800_rfcsr_read(rt2x00dev, 6, &rfcsr);
-               rt2x00_set_field8(&rfcsr, RFCSR6_R2, 1);
-               rt2800_rfcsr_write(rt2x00dev, 6, rfcsr);
-
-               rt2800_register_read(rt2x00dev, LDO_CFG0, ®);
-               rt2x00_set_field32(®, LDO_CFG0_LDO_CORE_VLEVEL, 3);
-               rt2x00_set_field32(®, LDO_CFG0_BGSEL, 1);
-               rt2800_register_write(rt2x00dev, LDO_CFG0, reg);
-               msleep(1);
-               rt2800_register_read(rt2x00dev, LDO_CFG0, ®);
-               rt2x00_set_field32(®, LDO_CFG0_LDO_CORE_VLEVEL, 0);
-               rt2x00_set_field32(®, LDO_CFG0_BGSEL, 1);
-               rt2800_register_write(rt2x00dev, LDO_CFG0, reg);
-       }
-
        /*
         * Set RX Filter calibration for 20MHz and 40MHz
         */