res1, res2);
 }
 
-void i9xx_pipestat_irq_reset(struct drm_i915_private *dev_priv)
+static void i9xx_pipestat_irq_reset(struct drm_i915_private *dev_priv)
 {
        enum pipe pipe;
 
        dev_priv->irq_mask = ~0u;
 }
 
+void i9xx_display_irq_reset(struct drm_i915_private *i915)
+{
+       if (I915_HAS_HOTPLUG(i915)) {
+               i915_hotplug_interrupt_update(i915, 0xffffffff, 0);
+               intel_uncore_rmw(&i915->uncore,
+                                PORT_HOTPLUG_STAT(i915), 0, 0);
+       }
+
+       i9xx_pipestat_irq_reset(i915);
+}
+
 void vlv_display_irq_postinstall(struct drm_i915_private *dev_priv)
 {
        struct intel_uncore *uncore = &dev_priv->uncore;
 
 u32 gen11_gu_misc_irq_ack(struct drm_i915_private *i915, const u32 master_ctl);
 void gen11_gu_misc_irq_handler(struct drm_i915_private *i915, const u32 iir);
 
+void i9xx_display_irq_reset(struct drm_i915_private *i915);
 void vlv_display_irq_reset(struct drm_i915_private *i915);
 void gen8_display_irq_reset(struct drm_i915_private *i915);
 void gen11_display_irq_reset(struct drm_i915_private *i915);
 void i915_enable_pipestat(struct drm_i915_private *i915, enum pipe pipe, u32 status_mask);
 void i915_disable_pipestat(struct drm_i915_private *i915, enum pipe pipe, u32 status_mask);
 void i915_enable_asle_pipestat(struct drm_i915_private *i915);
-void i9xx_pipestat_irq_reset(struct drm_i915_private *i915);
 
 void i9xx_pipestat_irq_ack(struct drm_i915_private *i915, u32 iir, u32 pipe_stats[I915_MAX_PIPES]);
 
 
 {
        struct intel_uncore *uncore = &dev_priv->uncore;
 
-       i9xx_pipestat_irq_reset(dev_priv);
+       i9xx_display_irq_reset(dev_priv);
 
        gen2_irq_reset(uncore);
        dev_priv->irq_mask = ~0u;
 {
        struct intel_uncore *uncore = &dev_priv->uncore;
 
-       if (I915_HAS_HOTPLUG(dev_priv)) {
-               i915_hotplug_interrupt_update(dev_priv, 0xffffffff, 0);
-               intel_uncore_rmw(&dev_priv->uncore,
-                                PORT_HOTPLUG_STAT(dev_priv), 0, 0);
-       }
-
-       i9xx_pipestat_irq_reset(dev_priv);
+       i9xx_display_irq_reset(dev_priv);
 
        GEN3_IRQ_RESET(uncore, GEN2_);
        dev_priv->irq_mask = ~0u;
 {
        struct intel_uncore *uncore = &dev_priv->uncore;
 
-       i915_hotplug_interrupt_update(dev_priv, 0xffffffff, 0);
-       intel_uncore_rmw(uncore, PORT_HOTPLUG_STAT(dev_priv), 0, 0);
-
-       i9xx_pipestat_irq_reset(dev_priv);
+       i9xx_display_irq_reset(dev_priv);
 
        GEN3_IRQ_RESET(uncore, GEN2_);
        dev_priv->irq_mask = ~0u;