else
                rtsx_pci_disable_oobs_polling(pcr);
 
-       if (lval & ASPM_L1_1_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_ASPM_L1_1)
                rtsx_set_dev_flag(pcr, ASPM_L1_1_EN);
        else
                rtsx_clear_dev_flag(pcr, ASPM_L1_1_EN);
 
-       if (lval & ASPM_L1_2_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_ASPM_L1_2)
                rtsx_set_dev_flag(pcr, ASPM_L1_2_EN);
        else
                rtsx_clear_dev_flag(pcr, ASPM_L1_2_EN);
 
-       if (lval & PM_L1_1_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_PCIPM_L1_1)
                rtsx_set_dev_flag(pcr, PM_L1_1_EN);
        else
                rtsx_clear_dev_flag(pcr, PM_L1_1_EN);
 
-       if (lval & PM_L1_2_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_PCIPM_L1_2)
                rtsx_set_dev_flag(pcr, PM_L1_2_EN);
        else
                rtsx_clear_dev_flag(pcr, PM_L1_2_EN);
 
 
        pci_read_config_dword(pdev, l1ss + PCI_L1SS_CTL1, &lval);
 
-       if (lval & ASPM_L1_1_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_ASPM_L1_1)
                rtsx_set_dev_flag(pcr, ASPM_L1_1_EN);
 
-       if (lval & ASPM_L1_2_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_ASPM_L1_2)
                rtsx_set_dev_flag(pcr, ASPM_L1_2_EN);
 
-       if (lval & PM_L1_1_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_PCIPM_L1_1)
                rtsx_set_dev_flag(pcr, PM_L1_1_EN);
 
-       if (lval & PM_L1_2_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_PCIPM_L1_2)
                rtsx_set_dev_flag(pcr, PM_L1_2_EN);
 
        if (option->ltr_en) {
 
 
        pci_read_config_dword(pdev, l1ss + PCI_L1SS_CTL1, &lval);
 
-       if (lval & ASPM_L1_1_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_ASPM_L1_1)
                rtsx_set_dev_flag(pcr, ASPM_L1_1_EN);
 
-       if (lval & ASPM_L1_2_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_ASPM_L1_2)
                rtsx_set_dev_flag(pcr, ASPM_L1_2_EN);
 
-       if (lval & PM_L1_1_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_PCIPM_L1_1)
                rtsx_set_dev_flag(pcr, PM_L1_1_EN);
 
-       if (lval & PM_L1_2_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_PCIPM_L1_2)
                rtsx_set_dev_flag(pcr, PM_L1_2_EN);
 
        rts5260_pwr_saving_setting(pcr);
 
 
        pci_read_config_dword(pdev, l1ss + PCI_L1SS_CTL1, &lval);
 
-       if (lval & ASPM_L1_1_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_ASPM_L1_1)
                rtsx_set_dev_flag(pcr, ASPM_L1_1_EN);
        else
                rtsx_clear_dev_flag(pcr, ASPM_L1_1_EN);
 
-       if (lval & ASPM_L1_2_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_ASPM_L1_2)
                rtsx_set_dev_flag(pcr, ASPM_L1_2_EN);
        else
                rtsx_clear_dev_flag(pcr, ASPM_L1_2_EN);
 
-       if (lval & PM_L1_1_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_PCIPM_L1_1)
                rtsx_set_dev_flag(pcr, PM_L1_1_EN);
        else
                rtsx_clear_dev_flag(pcr, PM_L1_1_EN);
 
-       if (lval & PM_L1_2_EN_MASK)
+       if (lval & PCI_L1SS_CTL1_PCIPM_L1_2)
                rtsx_set_dev_flag(pcr, PM_L1_2_EN);
        else
                rtsx_clear_dev_flag(pcr, PM_L1_2_EN);
 
 
 enum PDEV_STAT  {PDEV_STAT_IDLE, PDEV_STAT_RUN};
 
-#define ASPM_L1_1_EN_MASK              BIT(3)
-#define ASPM_L1_2_EN_MASK              BIT(2)
-#define PM_L1_1_EN_MASK                BIT(1)
-#define PM_L1_2_EN_MASK                BIT(0)
-
 #define ASPM_L1_1_EN                   BIT(0)
 #define ASPM_L1_2_EN                   BIT(1)
 #define PM_L1_1_EN                             BIT(2)