#define CLKS_NR_HSI                    (CLK_GOUT_HSI_CMU_HSI_PCLK + 1)
 #define CLKS_NR_IS                     (CLK_GOUT_IS_SYSREG_PCLK + 1)
 #define CLKS_NR_MFCMSCL                        (CLK_GOUT_MFCMSCL_SYSREG_PCLK + 1)
-#define CLKS_NR_PERI                   (CLK_GOUT_WDT1_PCLK + 1)
+#define CLKS_NR_PERI                   (CLK_GOUT_BUSIF_TMU_PCLK + 1)
 #define CLKS_NR_CORE                   (CLK_GOUT_SPDMA_CORE_ACLK + 1)
 #define CLKS_NR_DPU                    (CLK_GOUT_DPU_SYSREG_PCLK + 1)
 
 #define CLK_CON_GAT_GATE_CLK_PERI_HSI2C_0      0x200c
 #define CLK_CON_GAT_GATE_CLK_PERI_HSI2C_1      0x2010
 #define CLK_CON_GAT_GATE_CLK_PERI_HSI2C_2      0x2014
+#define CLK_CON_GAT_GOUT_PERI_BUSIF_TMU_PCLK   0x2018
 #define CLK_CON_GAT_GOUT_PERI_GPIO_PERI_PCLK   0x2020
 #define CLK_CON_GAT_GOUT_PERI_HSI2C_0_IPCLK    0x2024
 #define CLK_CON_GAT_GOUT_PERI_HSI2C_0_PCLK     0x2028
        CLK_CON_GAT_GATE_CLK_PERI_HSI2C_0,
        CLK_CON_GAT_GATE_CLK_PERI_HSI2C_1,
        CLK_CON_GAT_GATE_CLK_PERI_HSI2C_2,
+       CLK_CON_GAT_GOUT_PERI_BUSIF_TMU_PCLK,
        CLK_CON_GAT_GOUT_PERI_GPIO_PERI_PCLK,
        CLK_CON_GAT_GOUT_PERI_HSI2C_0_IPCLK,
        CLK_CON_GAT_GOUT_PERI_HSI2C_0_PCLK,
        GATE(CLK_GOUT_GPIO_PERI_PCLK, "gout_gpio_peri_pclk",
             "mout_peri_bus_user",
             CLK_CON_GAT_GOUT_PERI_GPIO_PERI_PCLK, 21, CLK_IGNORE_UNUSED, 0),
+       GATE(CLK_GOUT_BUSIF_TMU_PCLK, "gout_busif_tmu_pclk",
+            "mout_peri_bus_user",
+            CLK_CON_GAT_GOUT_PERI_BUSIF_TMU_PCLK, 21, 0, 0),
 };
 
 static const struct samsung_cmu_info peri_cmu_info __initconst = {