firmware)
 - arm,dynamic-clock-gating : L2 dynamic clock gating. Value: <0> (forcibly
   disable), <1> (forcibly enable), property absent (OS specific behavior,
-  preferrably retain firmware settings)
+  preferably retain firmware settings)
 - arm,standby-mode: L2 standby mode enable. Value <0> (forcibly disable),
   <1> (forcibly enable), property absent (OS specific behavior,
-  preferrably retain firmware settings)
+  preferably retain firmware settings)
 
 Example:
 
 
 Note that a port labelled "dsa" will imply checking for the uplink phandle
 described below.
 
-Optionnal property:
+Optional property:
 - link                 : Should be a list of phandles to another switch's DSA port.
                          This property is only used when switches are being
                          chained/cascaded together. This port is used as outgoing port
 
                Definition: Specifies the index of the FMan unit.
 
                The cell-index value may be used by the SoC, to identify the
-               FMan unit in the SoC memory map. In the table bellow,
+               FMan unit in the SoC memory map. In the table below,
                there's a description of the cell-index use in each SoC:
 
                - P1023:
 
                The cell-index value may be used by the FMan or the SoC, to
                identify the MAC unit in the FMan (or SoC) memory map.
-               In the tables bellow there's a description of the cell-index
+               In the tables below there's a description of the cell-index
                use, there are two tables, one describes the use of cell-index
                by the FMan, the second describes the use by the SoC:
 
 
 be marked that way in the devicetree.
 
 On SoCs that can be operated in both big-endian and little-endian
-modes, with a single hardware switch controlling both the endianess
+modes, with a single hardware switch controlling both the endianness
 of the CPU and a byteswap for MMIO registers (e.g. many Broadcom MIPS
 chips), "native-endian" is used to allow using the same device tree
 blob in both cases.
 
 - dma-names: Should contain "tx" for transmit and "rx" for receive channels
 - qcom,tx-crci: Identificator <u32> for Client Rate Control Interface to be
            used with TX DMA channel. Required when using DMA for transmission
-           with UARTDM v1.3 and bellow.
+           with UARTDM v1.3 and below.
 - qcom,rx-crci: Identificator <u32> for Client Rate Control Interface to be
            used with RX DMA channel. Required when using DMA for reception
-           with UARTDM v1.3 and bellow.
+           with UARTDM v1.3 and below.
 
 Note: Aliases may be defined to ensure the correct ordering of the UARTs.
 The alias serialN will result in the UART being assigned port N.  If any
 
                                          sub-nodes. This container may be
                                          omitted when the card has only one
                                          DAI link. See the examples and the
-                                         section bellow.
+                                         section below.
 
 Dai-link subnode properties and subnodes:
 
 
                      chipselect register and offset of that register.
 
 NOTE: TI QSPI controller requires different pinmux and IODelay
-paramaters for Mode-0 and Mode-3 operations, which needs to be set up by
+parameters for Mode-0 and Mode-3 operations, which needs to be set up by
 the bootloader (U-Boot). Default configuration only supports Mode-0
 operation. Hence, "spi-cpol" and "spi-cpha" DT properties cannot be
 specified in the slave nodes of TI QSPI controller without appropriate
 
                one)
 - clocks: phandle to the source clock (usually the AHB clock)
 
-Optionnal properties:
+Optional properties:
 - resets: phandle to a reset controller asserting the timer
 
 Example: