unsigned int nr_irqs, void *arg);
 extern void mp_irqdomain_free(struct irq_domain *domain, unsigned int virq,
                              unsigned int nr_irqs);
-extern void mp_irqdomain_activate(struct irq_domain *domain,
-                                 struct irq_data *irq_data);
+extern int mp_irqdomain_activate(struct irq_domain *domain,
+                                struct irq_data *irq_data, bool early);
 extern void mp_irqdomain_deactivate(struct irq_domain *domain,
                                    struct irq_data *irq_data);
 extern int mp_irqdomain_ioapic_idx(struct irq_domain *domain);
 
        irq_domain_free_irqs_top(domain, virq, nr_irqs);
 }
 
-static void htirq_domain_activate(struct irq_domain *domain,
-                                 struct irq_data *irq_data)
+static int htirq_domain_activate(struct irq_domain *domain,
+                                struct irq_data *irq_data, bool early)
 {
        struct ht_irq_msg msg;
        struct irq_cfg *cfg = irqd_cfg(irq_data);
                        HT_IRQ_LOW_MT_ARBITRATED) |
                HT_IRQ_LOW_IRQ_MASKED;
        write_ht_irq_msg(irq_data->irq, &msg);
+       return 0;
 }
 
 static void htirq_domain_deactivate(struct irq_domain *domain,
 
        irq_domain_free_irqs_top(domain, virq, nr_irqs);
 }
 
-void mp_irqdomain_activate(struct irq_domain *domain,
-                          struct irq_data *irq_data)
+int mp_irqdomain_activate(struct irq_domain *domain,
+                         struct irq_data *irq_data, bool early)
 {
        unsigned long flags;
        struct irq_pin_list *entry;
        for_each_irq_pin(entry, data->irq_2_pin)
                __ioapic_write_entry(entry->apic, entry->pin, data->entry);
        raw_spin_unlock_irqrestore(&ioapic_lock, flags);
+       return 0;
 }
 
 void mp_irqdomain_deactivate(struct irq_domain *domain,
 
  * Re-target the irq to the specified CPU and enable the specified MMR located
  * on the specified blade to allow the sending of MSIs to the specified CPU.
  */
-static void uv_domain_activate(struct irq_domain *domain,
-                              struct irq_data *irq_data)
+static int uv_domain_activate(struct irq_domain *domain,
+                             struct irq_data *irq_data, bool early)
 {
        uv_program_mmr(irqd_cfg(irq_data), irq_data->chip_data);
+       return 0;
 }
 
 /*
 
        return irq_create_fwspec_mapping(&fwspec);
 }
 
-static void xgene_gpio_sb_domain_activate(struct irq_domain *d,
-               struct irq_data *irq_data)
+static int xgene_gpio_sb_domain_activate(struct irq_domain *d,
+                                        struct irq_data *irq_data,
+                                        bool early)
 {
        struct xgene_gpio_sb *priv = d->host_data;
        u32 gpio = HWIRQ_TO_GPIO(priv, irq_data->hwirq);
                dev_err(priv->gc.parent,
                "Unable to configure XGene GPIO standby pin %d as IRQ\n",
                                gpio);
-               return;
+               return -ENOSPC;
        }
 
        xgene_gpio_set_bit(&priv->gc, priv->regs + MPA_GPIO_SEL_LO,
                        gpio * 2, 1);
+       return 0;
 }
 
 static void xgene_gpio_sb_domain_deactivate(struct irq_domain *d,
 
        irq_domain_free_irqs_common(domain, virq, nr_irqs);
 }
 
-static void irq_remapping_activate(struct irq_domain *domain,
-                                  struct irq_data *irq_data)
+static int irq_remapping_activate(struct irq_domain *domain,
+                                 struct irq_data *irq_data, bool early)
 {
        struct amd_ir_data *data = irq_data->chip_data;
        struct irq_2_irte *irte_info = &data->irq_2_irte;
        if (iommu)
                iommu->irte_ops->activate(data->entry, irte_info->devid,
                                          irte_info->index);
+       return 0;
 }
 
 static void irq_remapping_deactivate(struct irq_domain *domain,
 
        irq_domain_free_irqs_common(domain, virq, nr_irqs);
 }
 
-static void intel_irq_remapping_activate(struct irq_domain *domain,
-                                        struct irq_data *irq_data)
+static int intel_irq_remapping_activate(struct irq_domain *domain,
+                                       struct irq_data *irq_data, bool early)
 {
        struct intel_ir_data *data = irq_data->chip_data;
 
        modify_irte(&data->irq_2_iommu, &data->irte_entry);
+       return 0;
 }
 
 static void intel_irq_remapping_deactivate(struct irq_domain *domain,
 
        return 0;
 }
 
-static void its_irq_domain_activate(struct irq_domain *domain,
-                                   struct irq_data *d)
+static int its_irq_domain_activate(struct irq_domain *domain,
+                                  struct irq_data *d, bool early)
 {
        struct its_device *its_dev = irq_data_get_irq_chip_data(d);
        u32 event = its_get_event_id(d);
 
        /* Map the GIC IRQ and event to the device */
        its_send_mapti(its_dev, d->hwirq, event);
+       return 0;
 }
 
 static void its_irq_domain_deactivate(struct irq_domain *domain,
        return err;
 }
 
-static void its_vpe_irq_domain_activate(struct irq_domain *domain,
-                                       struct irq_data *d)
+static int its_vpe_irq_domain_activate(struct irq_domain *domain,
+                                      struct irq_data *d, bool early)
 {
        struct its_vpe *vpe = irq_data_get_irq_chip_data(d);
 
        vpe->col_idx = cpumask_first(cpu_online_mask);
        its_send_vmapp(vpe, true);
        its_send_vinvall(vpe);
+       return 0;
 }
 
 static void its_vpe_irq_domain_deactivate(struct irq_domain *domain,
 
        return 0;
 }
 
-static void stm32_gpio_domain_activate(struct irq_domain *d,
-                                      struct irq_data *irq_data)
+static int stm32_gpio_domain_activate(struct irq_domain *d,
+                                     struct irq_data *irq_data, bool early)
 {
        struct stm32_gpio_bank *bank = d->host_data;
        struct stm32_pinctrl *pctl = dev_get_drvdata(bank->gpio_chip.parent);
 
        regmap_field_write(pctl->irqmux[irq_data->hwirq], bank->bank_nr);
+       return 0;
 }
 
 static int stm32_gpio_domain_alloc(struct irq_domain *d,
 
                     unsigned int nr_irqs, void *arg);
        void (*free)(struct irq_domain *d, unsigned int virq,
                     unsigned int nr_irqs);
-       void (*activate)(struct irq_domain *d, struct irq_data *irq_data);
+       int (*activate)(struct irq_domain *d, struct irq_data *irqd, bool early);
        void (*deactivate)(struct irq_domain *d, struct irq_data *irq_data);
        int (*translate)(struct irq_domain *d, struct irq_fwspec *fwspec,
                         unsigned long *out_hwirq, unsigned int *out_type);
 
                if (irq_data->parent_data)
                        __irq_domain_activate_irq(irq_data->parent_data);
                if (domain->ops->activate)
-                       domain->ops->activate(domain, irq_data);
+                       domain->ops->activate(domain, irq_data, false);
        }
 }
 
 
        return ret;
 }
 
-static void msi_domain_activate(struct irq_domain *domain,
-                               struct irq_data *irq_data)
+static int msi_domain_activate(struct irq_domain *domain,
+                              struct irq_data *irq_data, bool early)
 {
        struct msi_msg msg;
 
        BUG_ON(irq_chip_compose_msi_msg(irq_data, &msg));
        irq_chip_write_msi_msg(irq_data, &msg);
+       return 0;
 }
 
 static void msi_domain_deactivate(struct irq_domain *domain,