extern unsigned long pcibios_min_mem;
 #define PCIBIOS_MIN_MEM pcibios_min_mem
 
-static inline int pcibios_assign_all_busses(void)
-{
-       return pci_has_flag(PCI_REASSIGN_ALL_RSRC);
-}
+#define pcibios_assign_all_busses()    pci_has_flag(PCI_REASSIGN_ALL_BUS)
 
 #ifdef CONFIG_PCI_DOMAINS
 static inline int pci_proc_domain(struct pci_bus *bus)
 
        struct pci_sys_data *sys;
        LIST_HEAD(head);
 
-       pci_add_flags(PCI_REASSIGN_ALL_RSRC);
+       pci_add_flags(PCI_REASSIGN_ALL_BUS);
        if (hw->preinit)
                hw->preinit();
        pcibios_init_hw(parent, hw, &head);
 
 
        /* Do not reassign resources if probe only */
        if (!pci_has_flag(PCI_PROBE_ONLY))
-               pci_add_flags(PCI_REASSIGN_ALL_RSRC | PCI_REASSIGN_ALL_BUS);
+               pci_add_flags(PCI_REASSIGN_ALL_BUS);
 
        list_splice_init(&resources, &bridge->windows);
        bridge->dev.parent = dev;
 
 
        tegra_pcie_enable_ports(pcie);
 
-       pci_add_flags(PCI_REASSIGN_ALL_RSRC | PCI_REASSIGN_ALL_BUS);
+       pci_add_flags(PCI_REASSIGN_ALL_BUS);
        host->busnr = pcie->busn.start;
        host->dev.parent = &pdev->dev;
        host->ops = &tegra_pcie_ops;
 
        writel(0, versatile_cfg_base[0] + PCI_INTERRUPT_LINE);
 
        pci_add_flags(PCI_ENABLE_PROC_DOMAINS);
-       pci_add_flags(PCI_REASSIGN_ALL_BUS | PCI_REASSIGN_ALL_RSRC);
+       pci_add_flags(PCI_REASSIGN_ALL_BUS);
 
        list_splice_init(&pci_res, &bridge->windows);
        bridge->dev.parent = dev;
 
 
        rcar_pcie_setup(&bridge->windows, pcie);
 
-       pci_add_flags(PCI_REASSIGN_ALL_RSRC | PCI_REASSIGN_ALL_BUS);
+       pci_add_flags(PCI_REASSIGN_ALL_BUS);
 
        bridge->dev.parent = dev;
        bridge->sysdata = pcie;