bank = MT_RF_BANK(offset);
        reg = MT_RF_REG(offset);
 
-       if (WARN_ON_ONCE(reg > 64) || WARN_ON_ONCE(bank) > 8)
+       if (WARN_ON_ONCE(reg > 127) || WARN_ON_ONCE(bank) > 8)
                return -EINVAL;
 
        mutex_lock(&dev->phy_mutex);
        bank = MT_RF_BANK(offset);
        reg = MT_RF_REG(offset);
 
-       if (WARN_ON_ONCE(reg > 64) || WARN_ON_ONCE(bank) > 8)
+       if (WARN_ON_ONCE(reg > 127) || WARN_ON_ONCE(bank) > 8)
                return -EINVAL;
 
        mutex_lock(&dev->phy_mutex);
 
                return mt76_wr_rp(dev, MT_MCU_MEMMAP_RF, &pair, 1);
        } else {
-               WARN_ON_ONCE(1);
                return mt76x0_rf_csr_wr(dev, offset, val);
        }
 }
                ret = mt76_rd_rp(dev, MT_MCU_MEMMAP_RF, &pair, 1);
                val = pair.value;
        } else {
-               WARN_ON_ONCE(1);
                ret = val = mt76x0_rf_csr_rr(dev, offset);
        }
 
 
 #define MT_TXQ_STA                     0x0434
 #define        MT_RF_CSR_CFG                   0x0500
 #define MT_RF_CSR_CFG_DATA             GENMASK(7, 0)
-#define MT_RF_CSR_CFG_REG_ID           GENMASK(13, 8)
-#define MT_RF_CSR_CFG_REG_BANK         GENMASK(17, 14)
+#define MT_RF_CSR_CFG_REG_ID           GENMASK(14, 8)
+#define MT_RF_CSR_CFG_REG_BANK         GENMASK(17, 15)
 #define MT_RF_CSR_CFG_WR               BIT(30)
 #define MT_RF_CSR_CFG_KICK             BIT(31)