/* enable detection*/
        mt76_wr(dev, MT_BBP(DFS, 0), MT_DFS_CH_EN << 16);
-       mt76_wr(dev, 0x212c, 0x0c350001);
+       mt76_wr(dev, MT_BBP(IBI, 11), 0x0c350001);
 }
 
 void mt76x02_phy_dfs_adjust_agc(struct mt76x02_dev *dev)
                mt76_wr(dev, MT_BBP(DFS, 0), 0);
                /* clear detector status */
                mt76_wr(dev, MT_BBP(DFS, 1), 0xf);
-               mt76_wr(dev, 0x212c, 0);
+               if (mt76_chip(&dev->mt76) == 0x7610 ||
+                   mt76_chip(&dev->mt76) == 0x7630)
+                       mt76_wr(dev, MT_BBP(IBI, 11), 0xfde8081);
+               else
+                       mt76_wr(dev, MT_BBP(IBI, 11), 0);
 
                mt76x02_irq_disable(dev, MT_INT_GPTIMER);
                mt76_rmw_field(dev, MT_INT_TIMER_EN,