#define SACR0_STRF     (1 << 5)        /* FIFO Select for EFWR Special Function */
 #define SACR0_EFWR     (1 << 4)        /* Enable EFWR Function  */
 #define SACR0_RST      (1 << 3)        /* FIFO, i2s Register Reset */
-#define SACR0_BCKD     (1 << 2)        /* Bit Clock Direction */
+#define SACR0_BCKD     (1 << 2)        /* Bit Clock Direction */
 #define SACR0_ENB      (1 << 0)        /* Enable I2S Link */
 #define SACR1_ENLBF    (1 << 5)        /* Enable Loopback */
-#define SACR1_DRPL     (1 << 4)        /* Disable Replaying Function */
+#define SACR1_DRPL     (1 << 4)        /* Disable Replaying Function */
 #define SACR1_DREC     (1 << 3)        /* Disable Recording Function */
 #define SACR1_AMSL     (1 << 0)        /* Specify Alternate Mode */
 
 #define SASR0_TFS      (1 << 3)        /* Tx FIFO Service Request */
 #define SASR0_BSY      (1 << 2)        /* I2S Busy */
 #define SASR0_RNE      (1 << 1)        /* Rx FIFO Not Empty */
-#define SASR0_TNF      (1 << 0)        /* Tx FIFO Not Empty */
+#define SASR0_TNF      (1 << 0)        /* Tx FIFO Not Empty */
 
 #define SAICR_ROR      (1 << 6)        /* Clear Rx FIFO Overrun Interrupt */
 #define SAICR_TUR      (1 << 5)        /* Clear Tx FIFO Underrun Interrupt */
 
 }
 
 static struct snd_soc_platform_driver pxa2xx_soc_platform = {
-       .ops    = &pxa2xx_pcm_ops,
+       .ops            = &pxa2xx_pcm_ops,
        .pcm_new        = pxa2xx_soc_pcm_new,
        .pcm_free       = pxa2xx_pcm_free_dma_buffers,
 };