[DB8500_DMA_DEV48_CAC1_RX] = U8500_CRYP1_BASE + CRYP1_RX_REG_OFFSET,
 };
 
-/* Reserved event lines for memcpy only */
-static int dma40_memcpy_event[] = {
-       DB8500_DMA_MEMCPY_TX_0,
-       DB8500_DMA_MEMCPY_TX_1,
-       DB8500_DMA_MEMCPY_TX_2,
-       DB8500_DMA_MEMCPY_TX_3,
-       DB8500_DMA_MEMCPY_TX_4,
-       DB8500_DMA_MEMCPY_TX_5,
-};
-
 static struct stedma40_platform_data dma40_plat_data = {
        .dev_len = DB8500_DMA_NR_DEV,
        .dev_rx = dma40_rx_map,
        .dev_tx = dma40_tx_map,
-       .memcpy = dma40_memcpy_event,
-       .memcpy_len = ARRAY_SIZE(dma40_memcpy_event),
        .memcpy_conf_phy = &dma40_memcpy_conf_phy,
        .memcpy_conf_log = &dma40_memcpy_conf_log,
        .disabled_channels = {-1},
 
 
 #define MAX(a, b) (((a) < (b)) ? (b) : (a))
 
+/* Reserved event lines for memcpy only. */
+static int dma40_memcpy_channels[] = { 56, 57, 58, 59, 60 };
+
 /**
  * enum 40_command - The different commands and/or statuses.
  *
        if (dma_has_cap(DMA_MEMCPY, cap) && !dma_has_cap(DMA_SLAVE, cap)) {
                d40c->dma_cfg = *d40c->base->plat_data->memcpy_conf_log;
                d40c->dma_cfg.src_dev_type = STEDMA40_DEV_SRC_MEMORY;
-               d40c->dma_cfg.dst_dev_type = d40c->base->plat_data->
-                       memcpy[d40c->chan.chan_id];
+               d40c->dma_cfg.dst_dev_type = dma40_memcpy_channels[d40c->chan.chan_id];
 
        } else if (dma_has_cap(DMA_MEMCPY, cap) &&
                   dma_has_cap(DMA_SLAVE, cap)) {
        }
 
        d40_chan_init(base, &base->dma_memcpy, base->log_chans,
-                     base->num_log_chans, base->plat_data->memcpy_len);
+                     base->num_log_chans, ARRAY_SIZE(dma40_memcpy_channels));
 
        dma_cap_zero(base->dma_memcpy.cap_mask);
        dma_cap_set(DMA_MEMCPY, base->dma_memcpy.cap_mask);
                        num_log_chans++;
 
        base = kzalloc(ALIGN(sizeof(struct d40_base), 4) +
-                      (num_phy_chans + num_log_chans + plat_data->memcpy_len) *
+                      (num_phy_chans + num_log_chans + ARRAY_SIZE(dma40_memcpy_channels)) *
                       sizeof(struct d40_chan), GFP_KERNEL);
 
        if (base == NULL) {
        if (!base->lookup_phy_chans)
                goto failure;
 
-       if (num_log_chans + plat_data->memcpy_len) {
+       if (num_log_chans + ARRAY_SIZE(dma40_memcpy_channels)) {
                /*
                 * The max number of logical channels are event lines for all
                 * src devices and dst devices
 
  * @dev_len: length of dev_tx and dev_rx
  * @dev_tx: mapping between destination event line and io address
  * @dev_rx: mapping between source event line and io address
- * @memcpy: list of memcpy event lines
- * @memcpy_len: length of memcpy
  * @memcpy_conf_phy: default configuration of physical channel memcpy
  * @memcpy_conf_log: default configuration of logical channel memcpy
  * @disabled_channels: A vector, ending with -1, that marks physical channels
        u32                              dev_len;
        const dma_addr_t                *dev_tx;
        const dma_addr_t                *dev_rx;
-       int                             *memcpy;
-       u32                              memcpy_len;
        struct stedma40_chan_cfg        *memcpy_conf_phy;
        struct stedma40_chan_cfg        *memcpy_conf_log;
        int                              disabled_channels[STEDMA40_MAX_PHYS];