return ring->q_index - vsi->tc_cfg.tc_info[tc].qoffset;
 }
 
+/**
+ * ice_cfg_xps_tx_ring - Configure XPS for a Tx ring
+ * @ring: The Tx ring to configure
+ *
+ * This enables/disables XPS for a given Tx descriptor ring
+ * based on the TCs enabled for the VSI that ring belongs to.
+ */
+static void ice_cfg_xps_tx_ring(struct ice_ring *ring)
+{
+       if (!ring->q_vector || !ring->netdev)
+               return;
+
+       /* We only initialize XPS once, so as not to overwrite user settings */
+       if (test_and_set_bit(ICE_TX_XPS_INIT_DONE, ring->xps_state))
+               return;
+
+       netif_set_xps_queue(ring->netdev, &ring->q_vector->affinity_mask,
+                           ring->q_index);
+}
+
 /**
  * ice_setup_tx_ctx - setup a struct ice_tlan_ctx instance
  * @ring: The Tx ring to configure
        u16 pf_q;
        u8 tc;
 
+       /* Configure XPS */
+       ice_cfg_xps_tx_ring(ring);
+
        pf_q = ring->reg_idx;
        ice_setup_tx_ctx(ring, &tlan_ctx, pf_q);
        /* copy context contents into the qg_buf */
 
        u64 gro_dropped; /* GRO returned dropped */
 };
 
+enum ice_ring_state_t {
+       ICE_TX_XPS_INIT_DONE,
+       ICE_TX_NBITS,
+};
+
 /* this enum matches hardware bits and is meant to be used by DYN_CTLN
  * registers and QINT registers or more generally anywhere in the manual
  * mentioning ITR_INDX, ITR_NONE cannot be used as an index 'n' into any
        };
 
        struct rcu_head rcu;            /* to avoid race on free */
+       DECLARE_BITMAP(xps_state, ICE_TX_NBITS);        /* XPS Config State */
        struct bpf_prog *xdp_prog;
        struct xsk_buff_pool *xsk_pool;
        u16 rx_offset;