regmap_write(artpec6_pcie->regmap, offset, val);
 }
 
+static u64 artpec6_pcie_cpu_addr_fixup(u64 pci_addr)
+{
+       return pci_addr & ARTPEC6_CPU_TO_BUS_ADDR;
+}
+
 static int artpec6_pcie_establish_link(struct artpec6_pcie *artpec6_pcie)
 {
        struct dw_pcie *pci = artpec6_pcie->pci;
         */
        dw_pcie_writel_dbi(pci, MISC_CONTROL_1_OFF, DBI_RO_WR_EN);
 
-       pp->io_base &= ARTPEC6_CPU_TO_BUS_ADDR;
-       pp->mem_base &= ARTPEC6_CPU_TO_BUS_ADDR;
-       pp->cfg0_base &= ARTPEC6_CPU_TO_BUS_ADDR;
-       pp->cfg1_base &= ARTPEC6_CPU_TO_BUS_ADDR;
-
        /* setup root complex */
        dw_pcie_setup_rc(pp);
 
 }
 
 static const struct dw_pcie_ops dw_pcie_ops = {
+       .cpu_addr_fixup = artpec6_pcie_cpu_addr_fixup,
 };
 
 static int artpec6_pcie_probe(struct platform_device *pdev)