#define MLXPLAT_CPLD_LPC_REG_BASE_ADRR         0x2500
 #define MLXPLAT_CPLD_LPC_REG_CPLD1_VER_OFFSET  0x00
 #define MLXPLAT_CPLD_LPC_REG_CPLD2_VER_OFFSET  0x01
+#define MLXPLAT_CPLD_LPC_REG_CPLD3_VER_OFFSET  0x02
 #define MLXPLAT_CPLD_LPC_REG_RESET_CAUSE_OFFSET        0x1d
+#define MLXPLAT_CPLD_LPC_REG_RST_CAUSE1_OFFSET 0x1e
+#define MLXPLAT_CPLD_LPC_REG_RST_CAUSE2_OFFSET 0x1f
 #define MLXPLAT_CPLD_LPC_REG_LED1_OFFSET       0x20
 #define MLXPLAT_CPLD_LPC_REG_LED2_OFFSET       0x21
 #define MLXPLAT_CPLD_LPC_REG_LED3_OFFSET       0x22
        switch (reg) {
        case MLXPLAT_CPLD_LPC_REG_CPLD1_VER_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_CPLD2_VER_OFFSET:
+       case MLXPLAT_CPLD_LPC_REG_CPLD3_VER_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_RESET_CAUSE_OFFSET:
+       case MLXPLAT_CPLD_LPC_REG_RST_CAUSE1_OFFSET:
+       case MLXPLAT_CPLD_LPC_REG_RST_CAUSE2_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_LED1_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_LED2_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_LED3_OFFSET:
        switch (reg) {
        case MLXPLAT_CPLD_LPC_REG_CPLD1_VER_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_CPLD2_VER_OFFSET:
+       case MLXPLAT_CPLD_LPC_REG_CPLD3_VER_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_RESET_CAUSE_OFFSET:
+       case MLXPLAT_CPLD_LPC_REG_RST_CAUSE1_OFFSET:
+       case MLXPLAT_CPLD_LPC_REG_RST_CAUSE2_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_LED1_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_LED2_OFFSET:
        case MLXPLAT_CPLD_LPC_REG_LED3_OFFSET: