{LLCC_AENPU,     8, 2048, 1, 1, 0xFFFF, 0x0,   0, 0, 0, 0, 0, 0, 0 },
 };
 
-static const u32 llcc_v1_2_reg_offset[] = {
+/* LLCC register offset starting from v1.0.0 */
+static const u32 llcc_v1_reg_offset[] = {
        [LLCC_COMMON_HW_INFO]   = 0x00030000,
        [LLCC_COMMON_STATUS0]   = 0x0003000c,
 };
 
-static const u32 llcc_v21_reg_offset[] = {
+/* LLCC register offset starting from v2.0.1 */
+static const u32 llcc_v2_1_reg_offset[] = {
        [LLCC_COMMON_HW_INFO]   = 0x00034000,
        [LLCC_COMMON_STATUS0]   = 0x0003400c,
 };
        .sct_data       = sc7180_data,
        .size           = ARRAY_SIZE(sc7180_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sc7280_cfg = {
        .sct_data       = sc7280_data,
        .size           = ARRAY_SIZE(sc7280_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sc8180x_cfg = {
        .sct_data       = sc8180x_data,
        .size           = ARRAY_SIZE(sc8180x_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sc8280xp_cfg = {
        .sct_data       = sc8280xp_data,
        .size           = ARRAY_SIZE(sc8280xp_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sdm845_cfg = {
        .sct_data       = sdm845_data,
        .size           = ARRAY_SIZE(sdm845_data),
        .need_llcc_cfg  = false,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sm6350_cfg = {
        .sct_data       = sm6350_data,
        .size           = ARRAY_SIZE(sm6350_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sm8150_cfg = {
        .sct_data       = sm8150_data,
        .size           = ARRAY_SIZE(sm8150_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sm8250_cfg = {
        .sct_data       = sm8250_data,
        .size           = ARRAY_SIZE(sm8250_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sm8350_cfg = {
        .sct_data       = sm8350_data,
        .size           = ARRAY_SIZE(sm8350_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v1_2_reg_offset,
+       .reg_offset     = llcc_v1_reg_offset,
 };
 
 static const struct qcom_llcc_config sm8450_cfg = {
        .sct_data       = sm8450_data,
        .size           = ARRAY_SIZE(sm8450_data),
        .need_llcc_cfg  = true,
-       .reg_offset     = llcc_v21_reg_offset,
+       .reg_offset     = llcc_v2_1_reg_offset,
 };
 
 static struct llcc_drv_data *drv_data = (void *) -EPROBE_DEFER;