static int pci_msi_enable = 1;
 
+#define msix_table_size(flags) ((flags & PCI_MSIX_FLAGS_QSIZE) + 1)
+
+
 /* Arch hooks */
 
 #ifndef arch_msi_check_device
        pci_write_config_word(dev, dev->msix_cap + PCI_MSIX_FLAGS, control);
 
        /* Request & Map MSI-X table region */
-       base = msix_map_region(dev, multi_msix_capable(control));
+       base = msix_map_region(dev, msix_table_size(control));
        if (!base)
                return -ENOMEM;
 
                return 0;
 
        pci_read_config_word(dev, dev->msix_cap + PCI_MSIX_FLAGS, &control);
-       return multi_msix_capable(control);
+       return msix_table_size(control);
 }
 
 /**
 
 #define msi_mask_reg(base, is64bit)    \
        (base + ((is64bit == 1) ? PCI_MSI_MASK_64 : PCI_MSI_MASK_32))
 
-#define msix_table_size(control)       ((control & PCI_MSIX_FLAGS_QSIZE)+1)
-#define multi_msix_capable(control)    msix_table_size((control))
-
 #endif /* MSI_H */