struct stmmac_dma_ops {
        /* DMA core initialization */
        int (*reset)(void __iomem *ioaddr);
-       void (*init)(void __iomem *ioaddr, int pbl, int fb, int mb,
-                    int aal, u32 dma_tx, u32 dma_rx, int atds);
+       void (*init)(void __iomem *ioaddr, struct stmmac_dma_cfg *dma_cfg,
+                    u32 dma_tx, u32 dma_rx, int atds);
        /* Configure the AXI Bus Mode Register */
        void (*axi)(void __iomem *ioaddr, struct stmmac_axi *axi);
        /* Dump DMA registers */
 
        writel(value, ioaddr + DMA_AXI_BUS_MODE);
 }
 
-static void dwmac1000_dma_init(void __iomem *ioaddr, int pbl, int fb, int mb,
-                              int aal, u32 dma_tx, u32 dma_rx, int atds)
+static void dwmac1000_dma_init(void __iomem *ioaddr,
+                              struct stmmac_dma_cfg *dma_cfg,
+                              u32 dma_tx, u32 dma_rx, int atds)
 {
        u32 value = readl(ioaddr + DMA_BUS_MODE);
 
         */
        value |= DMA_BUS_MODE_MAXPBL;
        value &= ~DMA_BUS_MODE_PBL_MASK;
-       value |= (pbl << DMA_BUS_MODE_PBL_SHIFT);
+       value |= (dma_cfg->pbl << DMA_BUS_MODE_PBL_SHIFT);
 
        /* Set the Fixed burst mode */
-       if (fb)
+       if (dma_cfg->fixed_burst)
                value |= DMA_BUS_MODE_FB;
 
        /* Mixed Burst has no effect when fb is set */
-       if (mb)
+       if (dma_cfg->mixed_burst)
                value |= DMA_BUS_MODE_MB;
 
        if (atds)
                value |= DMA_BUS_MODE_ATDS;
 
-       if (aal)
+       if (dma_cfg->aal)
                value |= DMA_BUS_MODE_AAL;
 
        writel(value, ioaddr + DMA_BUS_MODE);
 
 #include "dwmac100.h"
 #include "dwmac_dma.h"
 
-static void dwmac100_dma_init(void __iomem *ioaddr, int pbl, int fb, int mb,
-                             int aal, u32 dma_tx, u32 dma_rx, int atds)
+static void dwmac100_dma_init(void __iomem *ioaddr,
+                             struct stmmac_dma_cfg *dma_cfg,
+                             u32 dma_tx, u32 dma_rx, int atds)
 {
        /* Enable Application Access by writing to DMA CSR0 */
-       writel(DMA_BUS_MODE_DEFAULT | (pbl << DMA_BUS_MODE_PBL_SHIFT),
+       writel(DMA_BUS_MODE_DEFAULT | (dma_cfg->pbl << DMA_BUS_MODE_PBL_SHIFT),
               ioaddr + DMA_BUS_MODE);
 
        /* Mask interrupts by writing to CSR7 */
 
        writel(dma_rx_phy, ioaddr + DMA_CHAN_RX_BASE_ADDR(channel));
 }
 
-static void dwmac4_dma_init(void __iomem *ioaddr, int pbl, int fb, int mb,
-                           int aal, u32 dma_tx, u32 dma_rx, int atds)
+static void dwmac4_dma_init(void __iomem *ioaddr,
+                           struct stmmac_dma_cfg *dma_cfg,
+                           u32 dma_tx, u32 dma_rx, int atds)
 {
        u32 value = readl(ioaddr + DMA_SYS_BUS_MODE);
        int i;
 
        /* Set the Fixed burst mode */
-       if (fb)
+       if (dma_cfg->fixed_burst)
                value |= DMA_SYS_BUS_FB;
 
        /* Mixed Burst has no effect when fb is set */
-       if (mb)
+       if (dma_cfg->mixed_burst)
                value |= DMA_SYS_BUS_MB;
 
-       if (aal)
+       if (dma_cfg->aal)
                value |= DMA_SYS_BUS_AAL;
 
        writel(value, ioaddr + DMA_SYS_BUS_MODE);
 
        for (i = 0; i < DMA_CHANNEL_NB_MAX; i++)
-               dwmac4_dma_init_channel(ioaddr, pbl, dma_tx, dma_rx, i);
+               dwmac4_dma_init_channel(ioaddr, dma_cfg->pbl,
+                                       dma_tx, dma_rx, i);
 }
 
 static void _dwmac4_dump_dma_regs(void __iomem *ioaddr, u32 channel)
 
                return ret;
        }
 
-       priv->hw->dma->init(priv->ioaddr,
-                           priv->plat->dma_cfg->pbl,
-                           priv->plat->dma_cfg->fixed_burst,
-                           priv->plat->dma_cfg->mixed_burst,
-                           priv->plat->dma_cfg->aal,
+       priv->hw->dma->init(priv->ioaddr, priv->plat->dma_cfg,
                            priv->dma_tx_phy, priv->dma_rx_phy, atds);
 
        if (priv->synopsys_id >= DWMAC_CORE_4_00) {