mt76_wr(dev, MT_TX_ALC_CFG_0, 0);
        usleep_range(500, 700);
 
-       reg_val = mt76_rr(dev, 0x2124);
-       reg_val &= 0xffffff7e;
-       mt76_wr(dev, 0x2124, reg_val);
+       reg_val = mt76_rr(dev, MT_BBP(IBI, 9));
+       mt76_wr(dev, MT_BBP(IBI, 9), 0xffffff7e);
 
        mt76x02_mcu_calibrate(dev, MCU_CAL_RXDCOC, 0, false);
 
        mt76x02_mcu_calibrate(dev, MCU_CAL_RXIQ, is_5ghz, false);
        mt76x02_mcu_calibrate(dev, MCU_CAL_RX_GROUP_DELAY, is_5ghz, false);
 
-       mt76_wr(dev, 0x2124, reg_val);
+       mt76_wr(dev, MT_BBP(IBI, 9), reg_val);
        mt76_wr(dev, MT_TX_ALC_CFG_0, tx_alc);
        msleep(100);