#include "hisi_acc_vfio_pci.h"
 
-/* return 0 on VM acc device ready, -ETIMEDOUT hardware timeout */
+/* Return 0 on VM acc device ready, -ETIMEDOUT hardware timeout */
 static int qm_wait_dev_not_ready(struct hisi_qm *qm)
 {
        u32 val;
        struct device *dev = &qm->pdev->dev;
        int ret;
 
-       /* check VF state */
+       /* Check VF state */
        if (unlikely(hisi_qm_wait_mb_ready(qm))) {
                dev_err(&qm->pdev->dev, "QM device is not ready to write\n");
                return -EBUSY;
                return -EINVAL;
        }
 
-       /* vf qp num check */
+       /* VF qp num check */
        ret = qm_get_vft(vf_qm, &vf_qm->qp_base);
        if (ret <= 0) {
                dev_err(dev, "failed to get vft qp nums\n");
 
        vf_qm->qp_num = ret;
 
-       /* vf isolation state check */
+       /* VF isolation state check */
        ret = qm_read_regs(pf_qm, QM_QUE_ISO_CFG_V, &que_iso_state, 1);
        if (ret) {
                dev_err(dev, "failed to read QM_QUE_ISO_CFG_V\n");
        int ret;
 
        vf_data->acc_magic = ACC_DEV_MAGIC;
-       /* save device id */
+       /* Save device id */
        vf_data->dev_id = hisi_acc_vdev->vf_dev->device;
 
-       /* vf qp num save from PF */
+       /* VF qp num save from PF */
        ret = pf_qm_get_qp_num(pf_qm, vf_id, &vf_data->qp_base);
        if (ret <= 0) {
                dev_err(dev, "failed to get vft qp nums!\n");
 
        ret = qm_set_regs(qm, vf_data);
        if (ret) {
-               dev_err(dev, "Set VF regs failed\n");
+               dev_err(dev, "set VF regs failed\n");
                return ret;
        }
 
        ret = hisi_qm_mb(qm, QM_MB_CMD_SQC_BT, qm->sqc_dma, 0, 0);
        if (ret) {
-               dev_err(dev, "Set sqc failed\n");
+               dev_err(dev, "set sqc failed\n");
                return ret;
        }
 
        ret = hisi_qm_mb(qm, QM_MB_CMD_CQC_BT, qm->cqc_dma, 0, 0);
        if (ret) {
-               dev_err(dev, "Set cqc failed\n");
+               dev_err(dev, "set cqc failed\n");
                return ret;
        }
 
 
        /* QM reserved 5 regs */
        u32 qm_rsv_regs[5];
        u32 padding;
-       /* qm memory init information */
+       /* QM memory init information */
        u64 eqe_dma;
        u64 aeqe_dma;
        u64 sqc_dma;
 struct hisi_acc_vf_core_device {
        struct vfio_pci_core_device core_device;
        u8 deferred_reset:1;
-       /* for migration state */
+       /* For migration state */
        struct mutex state_mutex;
        enum vfio_device_mig_state mig_state;
        struct pci_dev *pf_dev;
        struct hisi_qm vf_qm;
        u32 vf_qm_state;
        int vf_id;
-       /* for reset handler */
+       /* For reset handler */
        spinlock_t reset_lock;
        struct hisi_acc_vf_migration_file *resuming_migf;
        struct hisi_acc_vf_migration_file *saving_migf;