Appears to fix the regression from "drm/nvc0/vm: handle bar tlb flushes
internally".
nvidia always seems to do this flush after writing values.
Signed-off-by: Maarten Lankhorst <maarten.lankhorst@canonical.com>
Signed-off-by: Ben Skeggs <bskeggs@redhat.com>
 
 #include <subdev/timer.h>
 #include <subdev/fb.h>
+#include <subdev/bar.h>
 #include <subdev/vm.h>
 
 struct nv50_vmmgr_priv {
 nv50_vm_flush(struct nouveau_vm *vm)
 {
        struct nv50_vmmgr_priv *priv = (void *)vm->vmm;
+       struct nouveau_bar *bar = nouveau_bar(priv);
        struct nouveau_engine *engine;
        int i, vme;
 
+       bar->flush(bar);
+
        mutex_lock(&nv_subdev(priv)->mutex);
        for (i = 0; i < NVDEV_SUBDEV_NR; i++) {
                if (!atomic_read(&vm->engref[i]))
 
 #include <subdev/fb.h>
 #include <subdev/vm.h>
 #include <subdev/ltcg.h>
+#include <subdev/bar.h>
 
 struct nvc0_vmmgr_priv {
        struct nouveau_vmmgr base;
 nvc0_vm_flush(struct nouveau_vm *vm)
 {
        struct nvc0_vmmgr_priv *priv = (void *)vm->vmm;
+       struct nouveau_bar *bar = nouveau_bar(priv);
        struct nouveau_vm_pgd *vpgd;
        u32 type;
 
+       bar->flush(bar);
+
        type = 0x00000001; /* PAGE_ALL */
        if (atomic_read(&vm->engref[NVDEV_SUBDEV_BAR]))
                type |= 0x00000004; /* HUB_ONLY */