val = ath11k_pcic_read32(ab, MHISTATUS);
 
-       ath11k_dbg(ab, ATH11K_DBG_PCI, "MHISTATUS 0x%x\n", val);
+       ath11k_dbg(ab, ATH11K_DBG_PCI, "mhistatus 0x%x\n", val);
 
        /* Observed on QCA6390 that after SOC_GLOBAL_RESET, MHISTATUS
         * has SYSERR bit set and thus need to set MHICTRL_RESET
        if (ret)
                return ret;
 
-       ath11k_dbg(ab, ATH11K_DBG_PCI, "Number of assigned MSI for MHI is %d, base vector is %d\n",
+       ath11k_dbg(ab, ATH11K_DBG_PCI, "num_vectors %d base_vector %d\n",
                   num_vectors, base_vector);
 
        irq = kcalloc(num_vectors, sizeof(int), GFP_KERNEL);
 
 
        /* read cookie */
        val = ath11k_pcic_read32(ab, PCIE_Q6_COOKIE_ADDR);
-       ath11k_dbg(ab, ATH11K_DBG_PCI, "cookie:0x%x\n", val);
+       ath11k_dbg(ab, ATH11K_DBG_PCI, "pcie_q6_cookie_addr 0x%x\n", val);
 
        val = ath11k_pcic_read32(ab, WLAON_WARM_SW_ENTRY);
-       ath11k_dbg(ab, ATH11K_DBG_PCI, "WLAON_WARM_SW_ENTRY 0x%x\n", val);
+       ath11k_dbg(ab, ATH11K_DBG_PCI, "wlaon_warm_sw_entry 0x%x\n", val);
 
        /* TODO: exact time to sleep is uncertain */
        mdelay(10);
        mdelay(10);
 
        val = ath11k_pcic_read32(ab, WLAON_WARM_SW_ENTRY);
-       ath11k_dbg(ab, ATH11K_DBG_PCI, "WLAON_WARM_SW_ENTRY 0x%x\n", val);
+       ath11k_dbg(ab, ATH11K_DBG_PCI, "wlaon_warm_sw_entry 0x%x\n", val);
 
        /* A read clear register. clear the register to prevent
         * Q6 from entering wrong code path.
         */
        val = ath11k_pcic_read32(ab, WLAON_SOC_RESET_CAUSE_REG);
-       ath11k_dbg(ab, ATH11K_DBG_PCI, "soc reset cause:%d\n", val);
+       ath11k_dbg(ab, ATH11K_DBG_PCI, "soc reset cause %d\n", val);
 }
 
 static int ath11k_pci_set_link_reg(struct ath11k_base *ab,
                }
                clear_bit(ATH11K_FLAG_MULTI_MSI_VECTORS, &ab->dev_flags);
                ab->pci.msi.config = &msi_config_one_msi;
-               ath11k_dbg(ab, ATH11K_DBG_PCI, "request MSI one vector\n");
+               ath11k_dbg(ab, ATH11K_DBG_PCI, "request one msi vector\n");
        }
        ath11k_info(ab, "MSI vectors: %d\n", num_vectors);
 
 
                        *user_base_data = *base_vector + ab->pci.msi.ep_base_data;
 
                        ath11k_dbg(ab, ATH11K_DBG_PCI,
-                                  "Assign MSI to user: %s, num_vectors: %d, user_base_data: %u, base_vector: %u\n",
+                                  "msi assignment %s num_vectors %d user_base_data %u base_vector %u\n",
                                   user_name, *num_vectors, *user_base_data,
                                   *base_vector);
 
        if (!test_bit(ATH11K_FLAG_EXT_IRQ_ENABLED, &ab->dev_flags))
                return IRQ_HANDLED;
 
-       ath11k_dbg(irq_grp->ab, ATH11K_DBG_PCI, "ext irq:%d\n", irq);
+       ath11k_dbg(irq_grp->ab, ATH11K_DBG_PCI, "ext irq %d\n", irq);
 
        /* last interrupt received for this group */
        irq_grp->timestamp = jiffies;
                        ab->irq_num[irq_idx] = irq;
 
                        ath11k_dbg(ab, ATH11K_DBG_PCI,
-                                  "irq:%d group:%d\n", irq, i);
+                                  "irq %d group %d\n", irq, i);
 
                        irq_set_status_flags(irq, IRQ_DISABLE_UNLAZY);
                        ret = request_irq(irq, ath11k_pcic_ext_interrupt_handler,