pm_runtime_get_sync(cpu_dai->dev);
        mask = I2S_CKR_MSS_MASK;
-       switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
-       case SND_SOC_DAIFMT_CBS_CFS:
+       switch (fmt & SND_SOC_DAIFMT_CLOCK_PROVIDER_MASK) {
+       case SND_SOC_DAIFMT_BP_FP:
                /* Set source clock in Master mode */
                val = I2S_CKR_MSS_MASTER;
                i2s->is_master_mode = true;
                break;
-       case SND_SOC_DAIFMT_CBM_CFM:
+       case SND_SOC_DAIFMT_BC_FC:
                val = I2S_CKR_MSS_SLAVE;
                i2s->is_master_mode = false;
                break;
        .hw_params = rockchip_i2s_hw_params,
        .set_bclk_ratio = rockchip_i2s_set_bclk_ratio,
        .set_sysclk = rockchip_i2s_set_sysclk,
-       .set_fmt = rockchip_i2s_set_fmt,
+       .set_fmt_new = rockchip_i2s_set_fmt,
        .trigger = rockchip_i2s_trigger,
 };
 
 
        }
 
        mask = I2S_CKR_MSS_MASK;
-       switch (fmt & SND_SOC_DAIFMT_MASTER_MASK) {
-       case SND_SOC_DAIFMT_CBC_CFC:
+       switch (fmt & SND_SOC_DAIFMT_CLOCK_PROVIDER_MASK) {
+       case SND_SOC_DAIFMT_BP_FP:
                val = I2S_CKR_MSS_MASTER;
                i2s_tdm->is_master_mode = true;
                break;
-       case SND_SOC_DAIFMT_CBP_CFP:
+       case SND_SOC_DAIFMT_BC_FC:
                val = I2S_CKR_MSS_SLAVE;
                i2s_tdm->is_master_mode = false;
                break;
        .hw_params = rockchip_i2s_tdm_hw_params,
        .set_bclk_ratio = rockchip_i2s_tdm_set_bclk_ratio,
        .set_sysclk = rockchip_i2s_tdm_set_sysclk,
-       .set_fmt = rockchip_i2s_tdm_set_fmt,
+       .set_fmt_new = rockchip_i2s_tdm_set_fmt,
        .set_tdm_slot = rockchip_dai_tdm_slot,
        .trigger = rockchip_i2s_tdm_trigger,
 };