struct gpio_desc *loaddacs;
        uint16_t cache[2];
 
+       /*
+        * Lock to protect the state of the device from potential concurrent
+        * write accesses from userspace. The write operation requires an
+        * SPI write, then toggling of a GPIO, so the lock aims to protect
+        * the sanity of the entire sequence of operation.
+        */
+       struct mutex lock;
+
        /*
         * DMA (thus cache coherency maintenance) requires the
         * transfer buffers to live in their own cache lines.
        if (val == priv->cache[chan->channel])
                return 0;
 
-       mutex_lock(&iio_dev->mlock);
+       mutex_lock(&priv->lock);
        ret = dac7612_cmd_single(priv, chan->channel, val);
-       mutex_unlock(&iio_dev->mlock);
+       mutex_unlock(&priv->lock);
 
        return ret;
 }
        iio_dev->num_channels = ARRAY_SIZE(priv->cache);
        iio_dev->name = spi_get_device_id(spi)->name;
 
+       mutex_init(&priv->lock);
+
        for (i = 0; i < ARRAY_SIZE(priv->cache); i++) {
                ret = dac7612_cmd_single(priv, i, 0);
                if (ret)