tables. The workaround changes the TLB flushing routines to invalidate
          entries regardless of the ASID.
  
++config PL310_ERRATA_727915
++      bool "Background Clean & Invalidate by Way operation can cause data corruption"
++      depends on CACHE_L2X0
++      help
++        PL310 implements the Clean & Invalidate by Way L2 cache maintenance
++        operation (offset 0x7FC). This operation runs in background so that
++        PL310 can handle normal accesses while it is in progress. Under very
++        rare circumstances, due to this erratum, write data can be lost when
++        PL310 treats a cacheable write transaction during a Clean &
++        Invalidate by Way operation.
++
  config ARM_ERRATA_743622
        bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
        depends on CPU_V7