IB_PORT_SYS_IMAGE_GUID_SUP = 1 << 11,
        IB_PORT_PKEY_SW_EXT_PORT_TRAP_SUP = 1 << 12,
        IB_PORT_EXTENDED_SPEEDS_SUP = 1 << 14,
+       IB_PORT_CAP_MASK2_SUP = 1 << 15,
        IB_PORT_CM_SUP = 1 << 16,
        IB_PORT_SNMP_TUNNEL_SUP = 1 << 17,
        IB_PORT_REINIT_SUP = 1 << 18,
        IB_PORT_HIERARCHY_INFO_SUP = 1ULL << 31,
 };
 
+enum ib_port_capability_mask2_bits {
+       IB_PORT_SET_NODE_DESC_SUP               = 1 << 0,
+       IB_PORT_EX_PORT_INFO_EX_SUP             = 1 << 1,
+       IB_PORT_VIRT_SUP                        = 1 << 2,
+       IB_PORT_SWITCH_PORT_STATE_TABLE_SUP     = 1 << 3,
+       IB_PORT_LINK_WIDTH_2X_SUP               = 1 << 4,
+       IB_PORT_LINK_SPEED_HDR_SUP              = 1 << 5,
+};
+
 #define OPA_CLASS_PORT_INFO_PR_SUPPORT BIT(26)
 
 struct opa_class_port_info {