According to the internal teams, we never hit the limit for
mclk switching on these asics, so we can disable the check.
Signed-off-by: Alex Deucher <alexander.deucher@amd.com>
 {
        struct rv7xx_power_info *pi = rv770_get_pi(rdev);
        u32 vblank_time = r600_dpm_get_vblank_time(rdev);
-       u32 switch_limit = pi->mem_gddr5 ? 450 : 300;
+       /* we never hit the non-gddr5 limit so disable it */
+       u32 switch_limit = pi->mem_gddr5 ? 450 : 0;
 
        if (vblank_time < switch_limit)
                return true;
 
 {
        struct rv7xx_power_info *pi = rv770_get_pi(rdev);
        u32 vblank_time = r600_dpm_get_vblank_time(rdev);
-       u32 switch_limit = pi->mem_gddr5 ? 450 : 300;
+       /* we never hit the non-gddr5 limit so disable it */
+       u32 switch_limit = pi->mem_gddr5 ? 450 : 0;
 
        if (vblank_time < switch_limit)
                return true;