cpu = cpumask_first(to_cpumask(this_leaf->shared_cpu_map));
 
-       if (strict_strtoul(buf, 10, &val) < 0)
+       if (kstrtoul(buf, 10, &val) < 0)
                return -EINVAL;
 
        err = amd_set_l3_disable_slot(this_leaf->base.nb, cpu, slot, val);
        if (!this_leaf->base.nb || !amd_nb_has_feature(AMD_NB_L3_PARTITIONING))
                return -EINVAL;
 
-       if (strict_strtoul(buf, 16, &val) < 0)
+       if (kstrtoul(buf, 16, &val) < 0)
                return -EINVAL;
 
        if (amd_set_subcaches(cpu, val))
 
 {
        u64 new;
 
-       if (strict_strtoull(buf, 0, &new) < 0)
+       if (kstrtou64(buf, 0, &new) < 0)
                return -EINVAL;
 
        attr_to_bank(attr)->ctl = new;
 {
        u64 new;
 
-       if (strict_strtoull(buf, 0, &new) < 0)
+       if (kstrtou64(buf, 0, &new) < 0)
                return -EINVAL;
 
        if (mca_cfg.ignore_ce ^ !!new) {
 {
        u64 new;
 
-       if (strict_strtoull(buf, 0, &new) < 0)
+       if (kstrtou64(buf, 0, &new) < 0)
                return -EINVAL;
 
        if (mca_cfg.cmci_disabled ^ !!new) {
 
        if (!b->interrupt_capable)
                return -EINVAL;
 
-       if (strict_strtoul(buf, 0, &new) < 0)
+       if (kstrtoul(buf, 0, &new) < 0)
                return -EINVAL;
 
        b->interrupt_enable = !!new;
        struct thresh_restart tr;
        unsigned long new;
 
-       if (strict_strtoul(buf, 0, &new) < 0)
+       if (kstrtoul(buf, 0, &new) < 0)
                return -EINVAL;
 
        if (new > THRESHOLD_MAX)
 
        int ret;
        unsigned long enable;
 
-       ret = strict_strtoul(val, 10, &enable);
+       ret = kstrtoul(val, 10, &enable);
        if (ret < 0)
                return -EINVAL;
 
 
                return count;
        }
 
-       if (strict_strtol(optstr, 10, &input_arg) < 0) {
+       if (kstrtol(optstr, 10, &input_arg) < 0) {
                printk(KERN_DEBUG "%s is invalid\n", optstr);
                return -EINVAL;
        }